Intel патентує технологію «супер’ядер» для підвищення однопотокової продуктивності

[Kattelia]

Суперядра Интел... А ведь звучит!

[VladimirV]

А чому не можна просто зменшити техпроцес Рапторів, дати 10P ядер+ Hyper Treading, і додати до всього цього швидкого кешу рівно стільки, скільки він реально дає профіт в задачах. Частоти вивести на рівень, що дозволить техпроцес при умові, - щоб все влізло в реальний робочий теплопакет PL1 до 200W умовно. Зробити такий ЦП умовно хай-енд, предтоп для ігор + середняк для домашніх "креаторів"? Чи це щось нереальне? Дивлюсь іноді на це, і не розумію для чого і для кого це - плитки, різні ядра, різні функції і т.п.

[gregory_amd]

Два ядра не можна поєднати в одне

но можно соседнее ядро временно отключить что даст сколько-то процентов на нагрев основному, как и кэш соседнего ядра станет дополнение к кэшу основного ядра. Много так попугаев не выгадать - но думаю процентов 20-30 получится.
Вот возьмём старый 8 ядерник так если 1 ядро грузить то 4+ГГц, а вот если все то на 3,2ГГц максимум и это только за счёт отвода тепла... я думаю из такой парафии патент - Передача кэша соседнему ядру.

Поздравляю вы только что изобрели парковку ядер

[erkins007]

А чому не можна просто зменшити техпроцес Рапторів, дати 10P ядер+ Hyper Treading, і додати до всього цього швидкого кешу рівно стільки, скільки він реально дає профіт в задачах. Частоти вивести на рівень, що дозволить техпроцес при умові, - щоб все влізло в реальний робочий теплопакет PL1 до 200W умовно.

Из рубрики
Почему нельзя напечатать много денег и раздать всем бедным, тогда все станут богатыми

[Аціо]

Звучить наче в інтелі переїли грибів, якщо чесно. Два ядра не можна поєднати в одне. Можна хіба що навпаки, щось накшталт павер10/11, де одне фізично smt8 ядро може корчити з себе два smt4, що реалізується віртуальним розділом кешів, планувальника і ще кількох компонентів.

Звучить не зовсім зрозуміло, адже це конвеєр можна дійсно розподіли на подачу обчислень до працюючих пар, тим паче сам планувальник одразу передбачений апаратно, але тут питання до кешу якраз, його на кожному рівні треба буде х2 ряди робити, чи вони будуть дублювати похідний стек, що викличе дублювання обчислень та фактично нівелює увесь задум. Інший варіант можливо реалізувати з довгим конвеєром, але це дасть падіння швидкодії у тих же іграх, хоч і буде 7гГц+ частоти, як було у тих Бульдозерах АМД через довгий конвеєр.
Цікаво побачити що вийде - безумовно.

[Lukash]

One core to rule them all

[Звезда S0-2]

патентуй не патентуй - всё равно получишь... тяжёлую конкуренцию

[ДядяСаша]

Це тепер P-ядра будуть віртуальні.
В процах буде багато Е-ядер і якась кількість віртуальних Р-ядер.
А чого ідея бімба для Intel.
Робиш один чіп і для сервака і для десктопа, програмно нарізаєш скільки тре Р-ядер!

[Phos4]

Інтел тримає на 4 ядра 4 гіга всіх 10 років підряд, всім не подобається, Інтел придумує щось нове, всім всеодно не подобається, угомоніться експерти, не вистрелить то і не вистрелить будете дальше на своїх х3д сидіти, тим більше що якійсь там патент зовсім не означає що воно колись світ побачить.

[VRoman]

А чем программное объединение двух физических ядер в одно лучше чем удвоение числа исполнительных блоков в одном ядре? Казалось бы что площадь кристалла и вычислительная способность будет примерно такая же, и программных костылей не понадобится.

Отправлено спустя 4 минуты 9 секунд:

One core to rule them all

Да, с такими темпами мы скоро увидим ядра в процессоре, которые будут управлять другими ядрами и распределением нагрузки...

[Nikk0N]

Пам'ятаю, що ще в минулому десятиріччі Інтел викупила стартап, який розробляв архітектуру із подібною ідеєю, і наче там щось з цим пробували далі робити:

https://www.overclockers.ua/news/hardwa ... 26/114520/
https://www.blopeur.com/2021/10/30/Inte ... atent.html

Цікаво, їх поточна ідея це продовження історії цієї штуки?

[Nekros]

Суперядра Интел... А ведь звучит!

Core Ultra зараз вже «звучить» з рекордно низькими продажами, а Super Ultra зазвучить ще вище

Відправлено через 2 хвилини 2 секунди:

Да, с такими темпами мы скоро увидим ядра в процессоре, которые будут управлять другими ядрами и распределением нагрузки...

З добрим ранком. LP ядра у інтела вже цим займаються

[Focushift]

лет 10 назад чтото такое уже слышали от интела

[Impulse101]

AMD колись давно, у часи Phenom'ів, щось подібне намагалась зробити, але не здужала. Наче воно називалось Reverse Hyper-Threading.

Це був фейк від якогось британського профільного портала, вони потім самі це визнали.

[Scoffer]

А чем программное объединение двух физических ядер в одно лучше чем удвоение числа исполнительных блоков в одном ядре?

Для початку хотілось би глянути як це вони взяли і програмно об'єднали два ядра. Всі варіації, котрі мені відомі, роблять з точністю до навпаки - тим чи іншим методом нарізають фізично одне здорове і жирне ядро на декілька віртуальних. Варіацій нарізки багато, вони не обмежуються лише SMT, але це все ж нарізка.
Скоріше тут маркетингова позиція типа фуфікса з його полуторними ядрами. А шо, у амд майже проканало)

[Volodya811]

Звучить наче в інтелі переїли грибів, якщо чесно. Два ядра не можна поєднати в одне. Можна хіба що навпаки, щось накшталт павер10/11, де одне фізично smt8 ядро може корчити з себе два smt4, що реалізується віртуальним розділом кешів, планувальника і ще кількох компонентів.

А чому ні, якщо уже є планувальник для Р і Е ядер? Ускладнити планувальник, на якого повішати функціональність "супер-ядер", ну і ядра оптимізувати під такі задачі. Роботи багато, як апаратно, так і програмно з кодом планувальника і підтримкою супер-ядер з боку операційних систем.

[AssayMAS]

нтел тримає на 4 ядра 4 гіга всіх 10 років

только вначале такой ПК 200+ватт ест, а в конце менее 60Ватт. А если ноут взять, то есть такие что по 30-40Ватт с монитором.

[vmsolver]

Откровенно говоря, там не столько про супер ядра, сколько про обыгрывание чиплетного подхода в построении вычислительных система в контексте виртуализации их ресурсов и объединениях их по потребности. Идея не плохая, но очень сложная, настолько сложная, что прямо вообще не очевидно, что это будет быстрее текущих ядер с кучей ресурсов внутри.

В любом случае, очень инженерно и интересно что у них получится.

Закинул под спойлер LLM выдержки

Disaggregated Architecture (Разделённая архитектура)

Анализируя документ более внимательно, нужно отметить, что текст в основном сосредоточен на **графических процессорах и специализированных вычислителях**, а не на процессорах общего назначения (CPU). Однако есть несколько важных аспектов, которые применимы и к CPU:

## Chiplet-архитектура для процессоров общего назначения:

**Основная проблема традиционных CPU:**
- Увеличение размера кристалла снижает выход годных
- Разные компоненты требуют разных процессов производства
- Сложность интеграции множественных IP-блоков на одном чипе

**Решение через chiplet-архитектуру:**

### 1. **Disaggregated Architecture (Разделённая архитектура)**
```
Вместо монолитного CPU → Набор специализированных chiplet'ов:
• Вычислительные ядра (compute chiplets)
• Память и кэш (memory chiplets)
• I/O контроллеры
• Сетевые процессоры
• Криптографические ускорители
```

### 2. **Гибкость производства**
- **Compute chiplets** производятся по самому передовому процессу (например, 3nm)
- **Memory chiplets** - по более зрелому и дешёвому процессу (например, 7nm)
- **I/O chiplets** - по ещё более старому процессу, где важна надёжность

### 3. **Base Die + Active Interposer**
- **Base die (3010)** содержит:
- Глобальную логику управления (global logic 3001)
- Планировщик задач (scheduler 3011)
- Управление питанием (power management 3021)
- Interconnect fabric (3008) - коммуникационную ткань
- L3 кэш банки (3009A-3009N)

## Архитектурные нововведения для CPU:

### **Execution Unit Circuitry (Блоки исполнения)**
Документ описывает модульную архитектуру исполнительных блоков:

- **ALU circuits (3101)** - арифметико-логические устройства
- **Vector/SIMD circuits (3103)** - векторные вычисления
- **Load/Store circuits (3105)** - операции с памятью
- **Branch/Jump circuits (3107)** - управление потоком
- **FPU circuits (3109)** - операции с плавающей точкой

**Масштабируемость:** ширина исполнительных блоков от 16 до 1024 бит, возможность логического объединения меньших блоков в большие.

### **Register Architecture (Архитектура регистров)**
- **Vector/SIMD регистры (3210):** 128-1024 бит (физически 512 бит с возможностью использования младших частей)
- **Writemask/predicate регистры (3215):** для условного выполнения операций
- **Масштабируемые регистры:** адаптация под размер векторных элементов

## Энергоэффективность для CPU:

### **Granular Power Management**
```
Традиционный CPU: включён весь чип
↓
Chiplet CPU: независимое управление каждым блоком
• Отключение неиспользуемых вычислительных ядер
• Отдельное управление частотой memory chiplet'ов
• Power gating для специализированных ускорителей
```

### **Independent Clock Domains**
- Каждый chiplet имеет собственный домен тактирования
- Возможность снижения частоты неактивных блоков
- Dynamic Voltage and Frequency Scaling (DVFS) на уровне chiplet'ов

## Практические преимущества для CPU:

1. **Быстрый выход на рынок:** не нужно ждать готовности всех компонентов на новом процессе
2. **Экономическая эффективность:** разные SKU из одних chiplet'ов
3. **Масштабируемость:** легко добавлять/убирать chiplet'ы для разных сегментов рынка
4. **Снижение рисков:** если один chiplet имеет низкий выход, не страдает весь процессор

Таким образом, хотя документ фокусируется на GPU, принципы chiplet-архитектуры революционизируют и дизайн процессоров общего назначения, обеспечивая гибкость, эффективность и экономические преимущества.

Вся эта красота управляется аппаратно по отношению к ОС, так что те, кто очень переживает за планировщик винды можете расслабиться, люди создающие процессоры десятилетиями немного знают о планировании и управлении ресурсами ))

В целом, там целая вязанка методов и подходов, как и должно быть в таком решении.
- Встроенный аппаратный планировщик в составе процессора
- Автоматическое распределение специализированных задач (ray tracing)
- Compiler-driven распределение на этапе компиляции
- Hardware-specific механизмы, которые знают особенности каждого типа ядер

[IvanCh]

винайшли антигіпертредінг.

пропонують кількість потоків = ядра поділити на 2

потужна потужність

[Tetronga]

Нічого не зрозуміло, але дуже цікаво