1/ це ж треба, відкритий для всіх NVlink 5.0 ще в 24 році перейшов на 224 ГТс на одну лінію, а монстри х86 може в 27му з 32 на 64 ГТс перейдуть.
+NVlink має С2С - синхронізацію кешів/спільну адресацію/маршрутизацію зі всіма пристроями з ним, до 576 шт, і память, і ядра, і прискорювачі, як IF в АМД, а PCie/CXL лише частина ліній і то переважно v3 для підключення памяті.
При цьому навіть PCie v5 це величезні розміри контролерів (на одиницю швидкості), + 130 SerDes, а v6 (як завжди раніше) буде ще більше незважаючи на зменшення техпроцесу хаба з 6 до 3нм. Недаремно для Epyc IO хаб прийшлось розбити на 2 великих кристали зєднаних між собою по краям
2/ явно тре щось робити з шинами - загальна швидкість всіх 128 ліній PCie v6 буде 2048 ГБ/с (це і вхід і вихід), і тре 2 великих дорогих кристали, тоді як ту ж швидкість для зєднання кристалів напряму по краю зараз тре меньше 1 мм довжини краю (при 40 ГТс), а при накладанні, наприклад кут на кут, достатньо меньше 0,4 мм2 площі на частоті ядра, наприклад 5 ГГц.
на один кристальчик з вирізаними тонкими виступами, як шестерня, можна накласти купу інших кристалів, в т.ч. один над одним, і отримати суперхаб на тисячі ТБ/с.
В класний час ми живемо - зараз супер ядра займають одиниці мм2, а шини PCIe для їх зєднання (через контролери мереж типу Ethernet 400 Гбіт/с) в сотні раз більше, я мовчу про ціни
