1. я і мав на увазі чіплетний варіант, але зі спільним кристалом 3д кешу, який має свої кільця між чіплетами, як у Intel Xeon Broadwell, і шини IF для звязку ззовні. Декілька чіплетів з ядрами на один кристал кешу.waryag: ↑ 22.03.2026 14:14Мудріше чим? Інтел і так пасе задніх, а чиплетний дизайн в такому вигляді вигідніший для АМД за твої пропозиції. Які ще неясно, запрацюють чи ні, але точно сжеруть набагато більше транзисторного бюджету і грошей на розробку.ronemun: ↑ 22.03.2026 13:23знааачно мудріше для АМД було б чіплети з ядрами ліпити на єдиний кристал з блоками по 64 МБ кешу, зєднаними своїм кільцем, зі своїми IF станціями для приєднання до IO хаба чи напряму до іншого проца в серварах. І кеш був би спільним, навіть між процами, і затримка між чіплетами була б в рази меньша
МІ300-400 - це супердорогі і супержирні серверні прискорювачі, в яких без особливих проблем можна відключати частину бракованих блоків.ronemun: ↑ 22.03.2026 13:23Аналогічно вони зробили ще на MI300, тепер на MI400, чому тут так не зробили - незрозуміло.
У процесорів з цим складніше, а на чиплетному дизайні сидить більшість процесорів АМД, від копійчаних райзенів 7500Ф до дорогих епіків.
2. MI 300/400 по ціні дорогі, а у виробництві коштують копійки - там же маленькі чіплети прискорювача наліплені зверху на 4 (в MI300) чи 2 (в MI400) кристали кешів з хабами і 2/4ма контролерами памяті HBM. Для десктопа хватає 1 з цих кристалів на 2-3 посадочних місця для чіплетів проца і все, без контролерів памяті. Вони робляться на 6нм, дуууже дешево: наприклад 64 МБ 3д кешу для Zen4 мав площу всього 36мм2, і це разом з смугами під 20 тисяч TSV отворів. В Zen5 переробили кристал 3д кешу, його збільшили тому що він під чіплетом з ядрами і тому займає всю його ширину, тому в ньому багато вільного місця, на якому легко можна додати кільце для звязку між чіплетами і IF-контролери. Такий здвоєний-зтроєний кристал на 80-120 мм2 для АМД коштує копійки, і туди легко влізе навіть контролер памяті і PCIe щоб обійтись без IO хаба і зменшити затримку памяті. Здається так і планує AMD у Zen6. До того ж це сильно спростило б Epyc, особливо з великим кешом, де змушені відключати до 75% ядер.
3. головний козир такої конструкції - спільний кеш через дуууже малу затримку кільця, яке зєднує блоки кешу/чіплети. При цьому не втрачається основний козир 3д-кешу - великий обєм. Адже всім відомо що Ryzen 9900 x3d на 12 ядер сильно програє 9800x3d саме тому що 6 ядер на чіплеті з 96МБ кешу замало, а інші 6 ядер так далеко - затримка аж 80нс- що краще вже 8 ядер на одному чіплеті. Так само буде і 8+8 якщо тре буде >8ядер - прийдеться копіювати дані в другий чіплет, дублювати, що 192 перетворює в 96, та ще й з затримками.
Это вот челы которые гипотетически тряслись бы с выбором между RTX 5090 и RTX Pro 6000 96GB, рассказывая почему они одну из видях предпочли (а не смогли себе позволить)... Вот это забавный был бы диалог )) А это все... Курам на смех. Форумные потехи от очередняр.
