Intel розкрила деталі техпроцесу 18A, який конкуруватиме з TSMC 2 нм

[Scoffer]

AMD это обошлось всего четырьмя дополнительными тактами, без «второго этажа» о таком можно только мечтать.

Це звісно що не так. IBM Telum має затримку 12нс на L3 при 256 гігах цього самого L3 і двовимірному компонуванні. 3D не вносить ніяких швидкісних профітів, це просто метод як запхати в сокет більше чипів і не зробити з черпачка лопату для снігу. А на десктопах 3D з'явились чисто випадково як відбраковка від серверів, про що сама амд не раз казала.
Головна причина в тому що в інтелі пішли іншим шляхом, і L3 у них виконує просто функцію підтримки когерентності. І все. Нарощування що швидкості, що об'єму дасть щось в діапазоні між мінімум і нічого, що і підтверджується натурними тестами.

Наскільки я розумію, в інтелі хочуть дійти до чогось телумоподібного тому що L2 вже мають прямий інтерконект між собою на фізичному рівні, хоч це ще не видимо програмно. А L3 в такому випадку виступатиме лише зв'язком з недоядрами. Ну, цікаво, подивимось що там буде покоління через 2.

[Fulkrum]

Ходять чутки що аналог Х3Д кешу буде: "the Nova Lake lineup would likely include bLLC, which stands for "big Last Line Cache"" (https://wccftech.com/intel-next-gen-nov ... -x3d-cpus/). Скільки його буде правда подивимось, але варіант у яких цей кеш є не 52 ядерні, а 20-24 ядерні (8p, 16e
8p, 12e), вірогідно пару тайлів віддадуть суто під кеш і зроблять Gaming series, так що має бути більше ніж 32 метри так точно.

[waryag]

так вже давно є в Xeon6 (посортуйте по кешу)
а з 23 року навіть серверний аналог 14 покоління мав 300 МБ у 48 ядернику, тож 16 спокійно могли мати 100 МБ. І це тільки L3, ще L2 по 2 МБайт на ядро + т.зв. кеш мережі (він з L3 разом). І це на застарілих Інтел 7 (10нм)
Чому було в десктопах не дати хоча б 96 - взагалі не ясно, очевидно маркетинг жме чи якісь палки в колесах, тому що площа кристалу для Інтела неважлива, та й додати 30мм2 до 250 це ніщо для них, тим більше з тих 250 третину займало сміття типу відеокарти і відеовиходів які неважливі для ігроків.

Формально є. Тільки дорого і повільно, навіщо воно в десктопі?

Відправлено через 5 хвилин 39 секунд:

Ходять чутки що аналог Х3Д кешу буде: "the Nova Lake lineup would likely include bLLC, which stands for "big Last Line Cache"" (https://wccftech.com/intel-next-gen-nov ... -x3d-cpus/). Скільки його буде правда подивимось, але варіант у яких цей кеш є не 52 ядерні, а 20-24 ядерні (8p, 16e
8p, 12e), вірогідно пару тайлів віддадуть суто під кеш і зроблять Gaming series, так що має бути більше ніж 32 метри так точно.

Розмови про Л4 в інтел почалися після успіху 5800х3д. Далі обіцянок поки справа не пішла.

[AssayMAS]

що об'єму дасть щось в діапазоні між мінімум і нічого, що і підтверджується натурними тестами.

вот ты не понимаешь что ЛЮБАЯ новая фича требует НОВЫХ тестов (возможно синтетических) что её раскроют...

Я помню матеря на сокет 7 и спец слот под быструю ОЗУ что как кэш работала - так всего в 1 игре поддержку завезли что давала +25% ФПС... а всякие Sisoft Sandra несколько лет не понимали такого... а когда поняли то всего 5-15% попугаев накидывало.
Так и с первыми бульдозерами - пол года "чинили" планировщик ОС Вин7 что бы вровень с i7-2600 в играх выйти...
Так что сотни мегабайт кэша потребуют новую ОС или её кусок - что будет не сразу.
В рязанях x3d тоже не сразу на полную заработал... считай что 3 месяца с прошивками, драйверами, хотфиксами Вин10 чудили. И порой до синих экранов и игры перебей винду под новый биос и у ТОП плат. С тех пор добавили кнопку "обновы биоса" на ТОП матеря, а на обычные матеря или джампер - или старт встроенного в биос прошивальщика после 5 ресетов... . А сама винда 10 научилась скидывать в дефолт свой конфиг с новым бивисом по железу и заново переустанавливать дрова под всё.

[Fulkrum]

Далі обіцянок поки справа не пішла.

Ну ось я вам скинув щось "далі від обіцянок". Злив інфи про моделі проців з додатковим кешем замість додаткових ядер.

[waryag]

Ну ось я вам скинув щось "далі від обіцянок". Злив інфи про моделі проців з додатковим кешем замість додаткових ядер.

Я не бачу там нічого про додатковий кеш замість ядер. Практично єдина нова інфа - колишній СЕО був проти масивного кешу у десктопі. Тут навіть не говорять, буде це Л4, що вже фігурував у зливах інтел, чи все ж Л3.

Орієнтуючись на більш ранню інформацію, процесор з 2х ядер просто буде склейкою двох процесорів. Звичайно, в іграх він буде зливати.

[l-m]

AMD это обошлось всего четырьмя дополнительными тактами, без «второго этажа» о таком можно только мечтать.

Це звісно що не так.

Це звісно що так.
Збільшення з 16 МБ до 32 МБ коштувало 7 тактів, збільшення з 32 до 96 обійшлось би в 10+ тактів при звичайному компонуванні. Що дало б помітний штраф по IPC для купи завдань.

IBM Telum має затримку 12нс на L3 при 256 гігах цього самого L3 і двовимірному компонуванні.

Немає в IBM Telum L3 на 256 ГБ (чи навіть МБ).
Річ у тому, що насправді в IBM це L2 кеш, який може прикидатись L3. Для L2 затримка 12 нс вже не гарною. Крім того, це теоретичні дані. А саме 60 тактів на 5 ГГц, а не ральні заміри. Хоча це теж гарний результат для такого об'єму, майже точно що АМД не зможе його повторити у своїх архітектурах (не кажучи про Інтел). Ну й точно АМД не буде робити 8-ядерні чіплети розміром в 500-600 мм2 замість 70-80 мм2. Які до того ж будуть у великому масиві задач повільнішими за своїх мілких братів. Це IBM має свою вузьку нішу та працює в ній. АМД навпаки виготовляє універсальні процесори, та навіть моделі з 3D-кешем вже не вважає такими.

[Scoffer]

Річ у тому, що насправді в IBM це L2 кеш, який може прикидатись L3.

Він не прикидається L3, він і є слайсом L3. Тобто все з точністю до навпаки, це традиційного L2 там немає, а хеш-функція L3 намагається локалізувати дані в ближньому слайсі і всіляко корчить з себе L2. До того ж у IBM кеші традиційно eDRAM, а це за визначенням повільніше за SRAM у інтела чи амд, однак 12нс є 12нс, а 256 метрів є 256 метрів.

[l-m]

Scoffer
Там L2, читай слайди IBM.

збільшення по кліку

До того ж у IBM кеші традиційно eDRAM

Там SRAM, читай далі слайди IBM.

спойлер

[Scoffer]

Там L2

Ну звісно що L2, другий по порядку. Але працює як традиційний третій. Це не виділений кеш для ядра. Це багатослайсова структура. Окрім хеш-функції, котра розпихує дані за хитромудрими алгоритмами, нічим не відрізняється від інших слайсованих L3. Хеш-функція не впливає на затримки кешів, лише на заповнення, а ми зараз не про це.

Там SRAM

Добре, це я пропустив, вони раніше все життя на eDRAM сиділи. Втім, це нічого не змінює, IBM осилила в величезний швидкий двовимірний кеш? Осилила. А значить немає ніяких принципових перешкод іншим зробити те ж саме.

[l-m]

А значить немає ніяких принципових перешкод іншим зробити те ж саме.

Давай я для різноманіття тобі повірю.
Тобто виходить що в АМД всі тупі, бо за декілька років роботи спромоглися у Zen5 зменшити латентність L3 на 3-4 такти порівняно з Zen4, але при цьому вона все одно неймовірно більша ніж Telum - ~46 тактів проти 19 при однаковому розмірі в 32 МБ.
Мало того, навіть збільшення L2 з 512 КБ до 1 МБ коштувало 2 тактів, та їх тепер треба 14 (Zen 4/5) замість 12 (Zen 3).
Ок, далі стрибаємо одразу на Arrow Lake де 17 тактів для 3 МБ, що вже впритул по затримці в 19 тактів у IBM, але все ще дуже-дуже далеко по об'єму від 32 МБ. Отже, в Інтел теж ідіоти які не можуть зробити швидкий кеш.
І тепер риторичне питання, якщо за десятиліття розробок обидва виробники процесорів для x86 не змогли зробити більш швидкі кеші, хоча це дуже впливає на продуктивність, то які шанси що спроможуться тепер? (ну, крім того, що ти написав що принципових перешкод немає?)

[Scoffer]

l-m
Між не змогли і не схотіли велика різниця. Ні амд, ні інтел не зацікавлені в улюлюпер ядрах для ігрульок. Якщо ти не помітив, то вони обоє штампують ядра для хмарних провайдерів або в кращому випадку для ноутів. А у ібм типове навантаження це проги на коболі родом з 80х, котрі знати не знають ні про яку багатопоточність і треба витиснути все можливе і неможливе щоб заставити їх працювати хоч трішечки швидше.

[l-m]

Якщо ти не помітив

Це IBM має свою вузьку нішу та працює в ній. АМД навпаки виготовляє універсальні процесори, та навіть моделі з 3D-кешем вже не вважає такими.

Взагалі-то в ARM (аля M4) теж менші затримки, може це якесь прокляття х86

P.S. Сподіваюсь це не спрацює як призов того навіженого фанатика

[Scoffer]

Взагалі-то в ARM (аля M4) теж менші затримки

Ем, ні. У мене немає даних щодо м4, а м1 має 5.5нс на L2 що погано за будь-якими мірками, і відсутній L3, гравітон теж зірок з неба не хапає

спойлер

втім, іншого очікувати і не варто бо це лоу-павер ядра, а кеш ЖЕРЕ

[VovaII]

гравітон

А шо воно таке?

[Scoffer]

VovaII
серверний армовий проц на авсних хмарах

[VovaII]

Scoffer
Приямо окремий проц для хмар? — До чого техніка дійшла. Жируюють.

[Scoffer]

VovaII
Зараз в кожній першій хмарі прямо свій власний окремий проц для хмар і вони набирають популярність дуже великими тепмами через дешевизну оренди, десь бачив що в авс більше половини нових розгортувань на гравітоні. Тому ставка амд з інтелом на пару на хмарних провайдерів це так собі план на перспективу. Буквально кілька років, і оті їхні 100500 ядерні проци нафіг нікому не всруться.

[VovaII]

Буквально кілька років, і оті їхні 100500 ядерні проци нафіг нікому не всруться.

А потім вони почнуть піднімати ціни для ПК? Нову яхту хочеться...

[vmsolver]

навіть збільшення L2 з 512 КБ до 1 МБ коштувало 2 тактів, та їх тепер треба 14 (Zen 4/5) замість 12 (Zen 3)

Там есть много нюансов, у кеша есть абсолютное быстродействие, которое просто так не увеличить, условно было 12 тактов при тактовой частоте процессора 4.6 ГГц, то это 2.61 нс, но при 5.5 ГГц абсолютная задержка должна быть тоже 2.61, но в тактах это уже 14. Кеш остался таким же, его абсолютное быстродействие не изменилось, задержки в тактах увеличились, потому что частота ядер увеличилась.

Другими словами, процессор просто перепроектирован под более высокие частоты, никто ничего не ухудшал, просто оно так работает.