Scoffer
О, таки реально подпилили декодер. Но с того-же сайта
Skylake is now capable of decoding 5 macro-ops per cycle or 25% more than Broadwell, however this does not translates directly to direct IPC uplift to due to various other more restricting points in the pipeline
и
Most ALU operations have 4 op/cycle 1 for 8 and 32-bit registers. 64-bit ops are still limited to 3 op/cycle. (16-bit throughput varies per op, can be 4, 3.5 or 2 op/cycle).
Там много ещё можно цитировать, но суть в том, что полноценным 5-вей там и не пахнет.
Помню интел когда-то в своём блоге на хабре жаловалась на раздутость собственного х86 из-за которого больше 4ех уже никак не впихнуть во вменяемое время/размеры.