Чистий прибуток AMD у другому кварталі зріс до $265 мільйонів

[IvanCh]

Пропоную обговорити Чистий прибуток AMD у другому кварталі зріс до $265 мільйонів

лиш би не надумали купити якусь компанію за всі гроші світу,
лиш би не надумали
лиш би не надумали.

[Геральт]

лиш би не надумали купити якусь компанію за всі гроші світу,
лиш би не надумали
лиш би не надумали.

Ну, з АТІ ніби норм вийшло

[mrigi]

IvanCh
265 мільйонів у квартал, мільярд з копійками на рік.
та шо вони куплять на ці гроші, їм на доілоновський твітор 40 років збирати з такою швидкістю

[Alligator]

IvanCh
265 мільйонів у квартал, мільярд з копійками на рік.
та шо вони куплять на ці гроші, їм на доілоновський твітор 40 років збирати з такою швидкістю

Ну якщо глянути список покупок гугл то там є "смішні" витрати в 5-20 лямів баксів. Не смішно становится коли дізнаєшся, що список "похоронених" гуглом служб с сервісами перевалює за 200+

[Scoffer]

Alligator
Гугл і купляє їх щоб прибивати. Просто на всякий випадок.

[Piter Cantrope]

Тут треба дивитись на revenue, 5.9млрд і +9% ріст за рік. Непогано, але очевидно що MI300 аж так багато вони не продають, бо якби продавали, то був би більший прибуток.
Для порівняння в Інтел було 12.7 млрд в першому кварталі, в Нвідії було 26.0 млрд.

В другому кварталі 2020 року в АМД було 1.93млрд, в Інтел 19.7млдр, в Нвідії 3.87 млрд.

Якщо коротко, то Хуанг найбільший молодець і реально далекоглядна людина з чудовими управлінськими якостями, і заслужив хороший бонус і нові куртки. АМД теж молодці, враховуючи що 10 років тому вони майже потонули, але хвилю AI зловити поки що не можуть. Ну а Інтел витрачає гігантські ресурси на нові архітектури, заводи і т.д., а в прибуток це все наразі не виливається.

[ronemun]

все вірно
Тут можна добавити - зарашньому главі Інтел дісталась руїна:
1. Виробництво - сміття, як колись в АМД, відставали на 5 років від TSMC. Тут все швидко застаріває - робочі древні 14++ нм DUV проти 7 EUV, фактично 6нм, а 10++ ще глючили.
2. Xeon 28 застарілих ненажерливих ядер, масимум 2 розпаяних кристала на платі, коли в амд вже 64 ядра zen3, економних, з єдиним контролером памяті і PCIe, тобто без жахливої NUMA.
3. Повно дір в безпеці.
4. Космічні енерговитрати в усьому, особливо в Xeon, тому низька частота, що саме головне.
5. Ультраціна.
6. тупі рішення з прискорювачами, всякі Xeon phi, недорозвинена мережа 100 Гбіт, непонятний і дуже дорогий флеш, інше сміття, великі витрати на них.
Самі gpgpu прискорювачі були вірним рішенням, але не так як це було в Інтел до того. Про Ai взагалі мовчу - його взагалі не було, коли в Нвідії вже 8 місяців як продавались Ampere A100 на 300+ TFlops і вже через рік був готовий h100 - самий сучасний чіп
Ясно, що зміна CEO це лише початок, паразитів приходиться зачищати до цих пір, але результати вже явні:
1. техпроцес надогнав TSMC, вже 18А, купа найсучасніших заводів, навіть TSMC немає суперапертуру. Ну і навіть сам TSMC 3-4нм теж працює на Інтел.
2. свої суперефективні прискорювачі AI habana + софт, в т.ч. в мобільних процах
3. найсучасніші стандарти PCIe v6-7, які завжди були фактично власністю Інтел, закріплені як основа всіх інтерконектів для всіх, включно з надбудовами типу CXL
4. Архітектура CPU ще з 12 покоління швидша і має вищі частоти ніж в АМД. Недолік, на мою думку, досить тупий - мало кешу, це дійсно щось дивно, адже SRAM в інтела завжди дууже мало місця займає - 96 Мбайт L3 для них це всього +30-35 мм2 до зарашнього кешу
5. дуже потужні свої технології зєднання чіплетів.

[Piter Cantrope]

ronemun
Те, що він успадкував сумну ситуацію - це правда. В мене є питання до оцього.

1. техпроцес надогнав TSMC, вже 18А, купа найсучасніших заводів, навіть TSMC немає суперапертуру. Ну і навіть сам TSMC 3-4нм теж працює на Інтел.

Інтел наздогнав у фабах TSMC? А коли це може вилитись в реальні замовлення для Інтел? Бо наскільки я розумію, в найближчі роки все bleeding edge буде робитись на TSMC N3-N4: Apple A i M, Nvidia Blackwell, Qualcomm Snapdragon, АМД-шні чипи і т.д. Навіть Intel P ядра в наступних поколіннях мають робитись на TSMC, здається. Хіба не так?

[Denvys5]

4. Архітектура CPU ще з 12 покоління швидша і має вищі частоти ніж в АМД. Недолік, на мою думку, досить тупий - мало кешу, це дійсно щось дивно, адже SRAM в інтела завжди дууже мало місця займає - 96 Мбайт L3 для них це всього +30-35 мм2 до зарашнього кешу

Архітектура швидша, але кешу менше, тож повільніша
А те що L3 кеш в інтела не перевищує 3МБ/ядро з моменту його появи (в амд 4МБ/ядро з зен2, 12МБ/ядро з зен3) сумнівів не викликає? Може все тому що "швидша архітектура і вищі частоти" не тягне збереження частот та затримок при збільшенні L3?

[ronemun]

ronemun
Те, що він успадкував сумну ситуацію - це правда. В мене є питання до оцього.

1. техпроцес надогнав TSMC, вже 18А, купа найсучасніших заводів, навіть TSMC немає суперапертуру. Ну і навіть сам TSMC 3-4нм теж працює на Інтел.

Інтел наздогнав у фабах TSMC? А коли це може вилитись в реальні замовлення для Інтел? Бо наскільки я розумію, в найближчі роки все bleeding edge буде робитись на TSMC N3-N4: Apple A i M, Nvidia Blackwell, Qualcomm Snapdragon, АМД-шні чипи і т.д. Навіть Intel P ядра в наступних поколіннях мають робитись на TSMC, здається. Хіба не так?

Ні звичайно ж
18А, 20А, 3нм це власне виробництво Інтел, і вона сама всі свої новітні фабрики вже нагружає по вуха - масове, тобто вже пройшло всі попередні етапи, йде на 3нм: xeon 6700 144 е-ядер, а з січня буде 288 e-ядер, також на цей 3й квартал готують Xeon 6900 на 128 p-ядер + 800 МБ кешу (L2+L3, +мережеві кеші там ще пару сот)(В АМД в Zen5 поки що 128*(1+4)=640МБ або 192*(1+2)=576). А на 20А буде ArrowLake.
Інтел робить за квартал на 7-15 млрд, там виробництво тре шалене. А враховуючи що зарашні Xeon на 64 ядра займають 1530 мм2, а вже норма на 128-192 ядер, то потужностей ще мало буде. Ну і крім проців в них ще AI і майбутні відекарти теж на своїх заводах.
І ясне діло, що розробка на новому техпроцесі це 3 роки мінімум, а вони тільки почали вводити масове 3нм і 20А, і для себе в першу чергу, а 18А буде в 25му.
А збоку ніхто не кине відразу готові наробки в TSMC, і побіжить в Інтел, які самі тільки но почали. Хоча Нвідія вже думає - TSMC несправляється, особливо чіплети зєднувати, а клієнти дивляться по сторонам - ніхто не хоче відстати в AI.

Ну і перспективи TSMC очевидні, якщо сша вже на найвищому рівні готують закони під анексію їх бізнесу Китаєм. І вибір не великий - або сша знищать заводи самі, або китай поможе щоб не було сенсу їх захищати.

4. Архітектура CPU ще з 12 покоління швидша і має вищі частоти ніж в АМД. Недолік, на мою думку, досить тупий - мало кешу, це дійсно щось дивно, адже SRAM в інтела завжди дууже мало місця займає - 96 Мбайт L3 для них це всього +30-35 мм2 до зарашнього кешу

Архітектура швидша, але кешу менше, тож повільніша
А те що L3 кеш в інтела не перевищує 3МБ/ядро з моменту його появи (в амд 4МБ/ядро з зен2, 12МБ/ядро з зен3) сумнівів не викликає? Може все тому що "

1. Якщо не хватає оперативи то нагружений комп теж тормозить, сповільнюється, і ультрашвидкий ssd лише трохи поможе як кеш, але це всього 6-8 Гбайт/с, а оператива зараз 50-80, і затримки в 100-500 раз меньші. Так само коли мало L3 в загруженому потужному проці - в АМД теж навіть 32МБ кешу нехватає для 8 ядер Ryzen 7800@3400, 96 МБ дають ще +10%. А 16МБ кешу для 8 ядер Zen4c взагалі опускають їх на дно навіть порівняно з 32 МБ - в 7zip швидкість падає з 80МБ/c до 55.
2. "швидша архітектура і вищі частоти" не тягне збереження частот та затримок при збільшенні L3?" Що це за сміх?
Кеш L3 це просто ряд банок, це матриця блочків SRAM, найменші і найпростіші зі всіх елементів в техпроцесі, для L2 чи L3 різниці не має, можете подивитись фото кристалів, їх повно в суперDPI. І вони поєднані механізмом пошуку через теги. В Інтел L2 на 2 МБайт@6.5ГГц спокійно тяне 7-8 тактів, 1.3 нс, а банка L3 на 4МБ не зможе 50 тактів на 4-5ГГц? Та ще з часів Core2 L2=6 Мбайт мав 15 циклів, тобто 5нс на 3 ГГц.

ЗАтримка через те що L3 розбита на багато блоків, 12 в Інтел 13900, кожен вчеплений на кільце, яке має свою нижчу частоту підігнану під частоту e-ядер. В найближчу банку L3 ядро має доступ за + 1такт до затримки L3, а до сусідніх +7 тактів на кожну наступну. Вміст тегів цілий час синхронізується, і чим більше банок, тим більше тегів - адресів. Також станцій в 13900 - не 8+1 як в АМД, а 12+2 на відео+SA, тому більша затримка, бо все впирається в кільце. Але в межах самих банок пошук швидкий. Якщо б збільшили банки до 8МБ(5L3+3snoop), як в Xeon Emerald Rapids, мали б меншу нагрузку на кільце, адже було б менше промахів і менше звернень в DRAM, менше синхронізації і т.п. і затримка ще б впала.
Завжди було як - чим повільніший контролер памяті тим більше тре кешу. Коли контролер наступного рівня памяті швидкий хватає мало кешу, адже головне встигати скидувати дані на нижчий рівень і підкачувати назад. Тож більшу затримку L3 в Інтел компенсує в 2 рази більший обєм L2, а оперативу кешувати б тіж 96 МБ L3, тобто 12х8 МБ.
Кеш L3 це настільки давно заїжджена і пройдена тема, не тільки для Інтел, для всіх інших теж, що видно в Інтел ніхто й не контролює. Це просто матриця SRAM під дані і теги, і шина. Навіть DRAM значно складніша - контролер памяті на 20 байт/такт (2х80біт) займає 8 мм2, тоді як кожен контролер L3 має 2х32байт/такт і його взагалі не видно. А обєм зараз не проблема, адже ціна виробництва - копійки, а головне правило - щоб було мало промахів. На 7нм в Інтел 1МБ SRAM це 0.4-0.5 мм2, тож на 64 МБ тре 25-32 мм2. Також кеш можна чіпляти збоку, як L4, як у АМД відях по 16 МБайт перед кожним х64 біт GDDR6, або в mi300 кристал-суперхаб з 8х24 МБ, і всього 1 міні контролер як для HBM дає 800-1200 Гбайт/с і затримку <20нс. Тож замовити готове можна де хочеш, це не є суперфіча, Інтел тим більше. Це дозволить виробляти на знаачно дешевшому техпроцесі - наприклад найсучасніший кристал 2ГБ DDR5 в Самсунг займає 36 мм2, а ціна продажу - 4-5 доларів, а собівартість десь 2-2,5.
На початку 12600k з 20 МБ L3 був швидше в іграх навіть від Ryzen 5800 з 32 МБ, тому Інтел розслабився. Новий проц, як і техпроцес, готували попередні 5 років, але потім виявилось що нові ігри лопатять дані як скажені, в 8/16 потоків на 5+ ГГц, і швидкості оперативи 128біт вже не хватає, + великі затримки ddr5 робили ще гірше при частому зверненні. АМД випадково це взнала і підготовилась, і головну роль тут зіграла TSMC з технологією TSV, а Інтел думав візьме частотами ядер і памяті Очевидно, Інтел просто прогавила кеш і з самого початку не планувала великий L3 - в них навіть в Xeon було всього 1.4МБ на ядро, і сильно прогадала, а потім змінювати матриці, які готували 5 років, і міняти весь план коли на підході абсолютно новий і знаачно кращий техпроцес вже пізно. До речі, на днях Інтел погнала багаторічну керівницю відділу Xeon, очевидно якраз через її приорітети - коли в десктопах хватило 120 mm2 на 8 p-ядер+40МБ кешу+кільце+2*80біт памяті+16PCie, вона в серверах на 400 мм2 вмістила лише додатково +7 ядер+3 прискорювача розміром з ядро+20МБ кешу+8 PCie, а все решту зайняли шина+звязки між чіпами. І ще й затримка вийла на 3 роки