у 4870/4850 40 текстурников и всего лишь 16 ROP. а что значит 48 TMU на конвейер???
Добавлено спустя 1 час 56 минут 59 секунд:
refouler
зачем тебе флопсы? для красоты цифр? неграфический код так распараллелить чтоб хоть на 40 процентов амд-шную (да и нвидиевскую тоже) архитектуру загрузить - уже хорошо. во первых слишком широкие блоки(у амд и подавно), во вторых слишком узкая шина обмена с памятью. при том же архивировании (когда будут GPU-optimized реализации) все в контроллер памяти упрется и TMU даже для G92, у которой на каждый блок адресации 2 алу, не говоря уже про gt200 c 3 alu на каждый текстурник, и тем более R600,RV670,RV-770 где на каждый текстурник 4 VLIWT-блока, попробуй загрузи-ка его потоковыми данными (всмысле когда в локальной памяти и кеша текстур для их размещения недостаточно)
а вообще, если по чесному, то флопсы - 64-битные (по стандарту) поэтому
для G80,G92 - там по 2 SFU(только они умеют работать с double) на каждый Streaming Multiprocessor, правда работающих на удвоенной частоте, а для AMD-каждый t-unit VLIWT-блока, то есть имеем
(*SDfr - Shader Domain frequency, а умножить на 2 так как нвидиа указывает что back-end у алу работает на удвоеной частоте)
gtx 280 - 60*2*SDfr=156GFlops(64bit, ideal case)
gtx 260 - 48*2*SDfr=120GFlops
9800 gtx,8800ultra,gtx,gts(g92) - 32*2*SDfr
8800gt - 28*2*SDfr=84GFlops
8800gs, 9600gso, 8800gts(g80) - 24*2*SDfr
9600gt - 16*2*SDfr
8600gts,gt,9500gt - 8*2*SDfr
8500,8400 - 4*2*SDfr
3850,3870 - 64*Cfr
4850,4870 - 160*Cfr, тоесть для 4870 всего 120 GFlops, MAD они не поддерживают в отличие от всех остальных недоблоков которым даже целочисленное умножение не по зубам
*Cfr - core frequency
более-менее легкочитаемые:) источники - тут
http://www.anandtech.com/video/showdoc.aspx?i=3334&p=2" target="_blank
http://www.anandtech.com/video/showdoc.aspx?i=3334&p=3" target="_blank
и тут
http://www.thg.ru/graphic/nvidia_cuda/n" target="_blank ... da-03.html