Свіжі прошивки для плат AM5 покращують між'ядерні затримки CPU Ryzen 9000

[WorthyWizard]

Skiff93
WorthyWizard
Бачу що з гумором погано. Це ж тро-ло-ло)

Чем меньше шрифт чем тоньше юмор? Или как?

[aaleksandrenko]

Цікаво які затримки в 7000 лінійки?

[Yaroslav308]

Цікаво які затримки в 7000 лінійки?

Ryzen 9 7950X Core-to-Core Latency

спойлер

[Megaclite]

вот тепер інтересно глянути тести після патчу і віндовса

[aaleksandrenko]

Цікаво які затримки в 7000 лінійки?

Ryzen 9 7950X Core-to-Core Latency

спойлер

думав там покращили порівняно з 7000. А воно +- те саме, якщо не гірше на пару відсотків

[Inqizitor2022]

Розкриття нерозкритого на релізі потанцювалу в процесорах АМД - це їх фіча, козир у рукаві так би мовити. Ще трішки і вийдуть на рівень продуктивності процесорів мідл-рівня від Інтел 3 річної давнини

Не нужно так строго, сейчас АМД не настолько помойный, как раньше. Вполне себе даже как-то работает. Интел быстрее - но за счёт деградации кристалла. Если у АМД будет стабильно и долго работать - почему бы и нет?!

Отправлено спустя 2 минуты 53 секунды:

Цікаво які затримки в 7000 лінійки?

Ryzen 9 7950X Core-to-Core Latency

спойлер

Ну да, кошмар, но это как раз недостатки чиплетной архитектуры и иное физически невозможно, кроме как многоэтажная компоновка, которая упирается в охлаждение конкретного ядра.

[l-m]

Ryzen 9 7950X Core-to-Core Latency

спойлер

Ну да, кошмар, но это как раз недостатки чиплетной архитектуры и иное физически невозможно, кроме как многоэтажная компоновка, которая упирается в охлаждение конкретного ядра.

Зовсім інша справа божественна кільцева шина на прекрасному моноліті, де в рамках одного кристалу латентність у P-ядер у два рази гірше, а в E-ядер в три рази гірше ніж у "помойного АМД" - https://images.anandtech.com/doci/17601 ... cy%203.jpg
Ну звісно, ~45 мс для E-ядер на моноліті "ето совсєм другоє" ніж 75мс на інший чіп

[Scoffer]

Зовсім інша справа божественна кільцева шина на прекрасному моноліті

У божественого кільця зв'язність кешу вдвічі краще за незрозуміло що, нагороджене в зенах

спойлер

Нагадую, в інтелі 36 метрів л3 кешу, а в амд 64, а даних можна загнати до деградації однакову кількість.

Відправлено через 1 хвилину 54 секунди:
Точніше не вдвічі, в в кількість CCD раз. З ріперами і епіками там просто жах.

[l-m]

Зовсім інша справа божественна кільцева шина на прекрасному моноліті

У божественого кільця зв'язність кешу вдвічі краще за незрозуміло що, нагороджене в зенах

спойлер

Нагадую, в інтелі 36 метрів л3 кешу, а в амд 64, а даних можна загнати до деградації однакову кількість.

Ти приводиш результат Ryzen AI 9 365. Звідки ти там нафантазував 64МБ Л3-кешу, щоб потім писати цю дурість?
Там 16 МБ L3 у CCX0 з Zen5 ядрами та 8 МБ у CCX1 з Zen5с. Та це абсолютно очевидно з графіку, але ти замість того щоб його прочитати, та на секунду увімкнути мозок, вигадуєш бозна-що про "зв'язність кешу вдвічі краще за незрозуміло що, нагороджене в зенах"
І до речі затримки між цими CCX у Strix Point кінські, хоча вони на одному монолітному кристалі, гірші ніж у чиплетних десктопних, от тобі й маєш.

[Scoffer]

l-m

спойлер

Ось тобі 9950х, бачиш різницю? Вірно, її немає. Ласкаво просимо в чіплетики.

[l-m]

l-m

спойлер

Ось тобі 9950х, бачиш різницю? Вірно, її немає. Ласкаво просимо в чіплетики.

Ти придурюєшся чи справді не розумієш що пишеш та постиш? А якщо не розумієш, то навіщо це робиш?
Давай я тобі як дитині обведу куди дивитись:

спойлер

Там де йде ріст латентності це закінчився L3 кеш, у 9950х це 32 МБ, у HX 370 - 16 МБ. Точно не бачиш різниці? Точно-точно її немає? Та до чого тут "чіплетики", якщо HX 370 монолітний

[Scoffer]

l-m
До чого тут твій hx370? Йому завезли кільце чи що? Порівнюй з інтелом. У інтела 36 метрів кешу, деградація починається з 36 метрів, у амд 64 метрів кешу, деградація починається з 32. Ферштейн, нє? Задовбало розжовувати все.

[l-m]

l-m
До чого тут твій hx370? Йому завезли кільце чи що? Порівнюй з інтелом. У інтела 36 метрів кешу, деградація починається з 36 метрів, у амд 64 метрів кешу, деградація починається з 32. Ферштейн, нє? Задовбало розжовувати все.

Це ж ти привів HX 370 (365) та розповідав що в нього 64 МБ, а потім що між ним та 9950х не видно тобі різниці.
Скільки в АМД, я тобі написав вище, звідки ти кожен раз висмикуєш 64 МБ — хотів би я знати

[Scoffer]

l-m
https://www.amd.com/en/products/process ... 9950x.html
L3 Cache
64 MB
звідси витягую
брешуть?

[Lorichic]

звідки ти кожен раз висмикуєш 64 МБ — хотів би я знати

Плюсует эксклюзивные для каждого чиплета 32мб, ещё бы L1 и L2 добавил до кучи, чтоб красивее было

[Scoffer]

Lorichic
Вони не ексклюзивні, і в цьому проблема. Тому їх плюсовати не можна. Але амд плюсує, а ви всі підхоплюєте і віщаєте як це класно коли кеш працює в половину сили бо чіплети ж кльово, не те що кільце.

[l-m]

l-m
https://www.amd.com/en/products/process ... 9950x.html
L3 Cache
64 MB
звідси витягую
брешуть?

Формально ні.
Але ми не сайті домогосподарок, й тут всі відомо що там 32+32 у двох чиплетах.
Якщо ти раптом думав що вони будуть працювати як цільні 64 МБ — то очевидно що ні. Звідки така фантазія, у людини яка претендує на якесь розуміння роботи процесорів, мені не зрозуміло.
Втім тут є ще один персонаж який думає що виробники процесорів через врєдність не роблять по 512 МБ L3 та по 64 МБ L2, та регулярно про це простині пише, то ж я вже нічому не здивуюсь...

[Lorichic]

Scoffer
Это у тебя проблема, путаешь общий L3 как у интела, и эксклюзивный(для чиплетов) у амд, а то что там пишут производители в качестве рекламы давно не обращаю внимания

[Scoffer]

l-m
Так що, все таки моя заява що кільце забезпечує зв'язність кешу і цим і гарне - правда, чи не так?

Відправлено через 3 хвилини 31 секунду:
Lorichic
У амд л3 кеш не ексклюзивний. Дані не просто можуть бути, копії майже точно будуть в усіх CCD як тільки ОС кілька раз прожене через перемикання контекстів по ядрам. Це майже інклюзивний кеш. Ексклюзивний кеш в подібній конструкції це IBM Telum.

[l-m]

Lorichic
Вони не ексклюзивні, і в цьому проблема. Тому їх плюсовати не можна. Але амд плюсує, а ви всі підхоплюєте

Поки що це робиш тільки ти, а не ми всі

віщаєте як це класно коли кеш працює в половину сили бо чіплети ж кльово, не те що кільце.

У HX 370 нема чіплетів, прекрасний моноліт, але чомусь АМД теж пише 24МБ, хоча там 16+8МБ. То може не в чиплетах справа?

l-m
Так що, все таки моя заява що кільце забезпечує зв'язність кешу і цим і гарне - правда, чи не так?

Ні.
Адже різниця між 32 та 36 МБ — мізерна, а міжядерна латентність помітно гірша, то де тут перевага?
Крмі того ті 36 МБ й поівльніші навіть більше ніж на +4МБ по графіках, тож взагалі лажа якась.