AMD не цікавлять огляди флагманського процесора Ryzen 9 9950X3D2 Dual Edition

[FastBullet]

Другое дело , что на одной подлодке будет 16 ядер, а вот с 32 ядрами (2 чиплетами) такая же проблема скорее всего и останется. Даже пока у серверных Epyc не замечен L4, а все тот же L3

Так на одной подкладке до ZEN 2 (включительно) 8 ядер, НО они разделены на 2 кластера (включая кеш L3) по 4 ядра, а соеденяет их Infinity Fabric в общие 8 ядер. Начиная с ZEN 3, они объёденяются общим L3 Кэшем, а не IF.

ну и что, что они разделены)) это кривое производство)) я ж писал вам хоть на 10 пусть поделят, да хоть на 100, все равно это L3. А вы в своем посте убеждали что нужен общий кэш на 2 кристалла, что и есть L4, которого нет и не планируется как я смотрю в принципе....
А про общую подложку я вам указал лишь для того, чтобы подчеркнуть, что КЭШ ОБЩИЙ ТОЛЬКО ДЛЯ 1 ПОДЛОЖКИ!!! (и хоть там Zen, хоть Zen7 пока это сути дела не меняет)

[Afit]

Так на одной подкладке до ZEN 2 (включительно) 8 ядер, НО они разделены на 2 кластера (включая кеш L3) по 4 ядра, а соеденяет их Infinity Fabric в общие 8 ядер. Начиная с ZEN 3, они объёденяются общим L3 Кэшем, а не IF.

ну и что, что они разделены)) это кривое производство)) я ж писал вам хоть на 10 пусть поделят, да хоть на 100, все равно это L3. А вы в своем посте убеждали что нужен общий кэш на 2 кристалла, что и есть L4, которого нет и не планируется как я смотрю в принципе....
А про общую подложку я вам указал лишь для того, чтобы подчеркнуть, что КЭШ ОБЩИЙ ТОЛЬКО ДЛЯ 1 ПОДЛОЖКИ!!! (и хоть там Zen, хоть Zen7 пока это сути дела не меняет)

"Кривое производство"

- это когда косячат с производством. В данном случае процессоры так спроэктированы (до ZEN3), что связь между двумя кластерами ядер В ОДНОМ ЧИПЛЕТЕ связаны не общим L3 (что значительно сократило бы задержки) а Infinity Fabric, что негативно сказывается на задержках.

(и хоть там Zen, хоть Zen7 пока это сути дела не меняет)

- как раз таки меняет и львиная доля прироста производительности ZEN 3 как раз и получилась из за объеденения всех 8 ядер под общий L3 Кэш. Повторуюсь, кэш-память третьего уровня (L3) была разделена между ядрами внутри процессорного комплекса (CCX). К чему тут приплетён L4 и подложка, я даже не догадываюсь. Изначально я и имел ввиду, что в будущем когда станет 16 ядер НА ОДНОМ ЧИПЛЕТЕ, с таким же объёмом L3/X3D как в сабжевого и он будет реализован как сейчас для 8 ядер (не поделён на кластера, а связан L3) , вот тогда и будет толк. На скрине прекрасно понятно о чём я говорю

[FastBullet]

ну и что, что они разделены)) это кривое производство)) я ж писал вам хоть на 10 пусть поделят, да хоть на 100, все равно это L3. А вы в своем посте убеждали что нужен общий кэш на 2 кристалла, что и есть L4, которого нет и не планируется как я смотрю в принципе....
А про общую подложку я вам указал лишь для того, чтобы подчеркнуть, что КЭШ ОБЩИЙ ТОЛЬКО ДЛЯ 1 ПОДЛОЖКИ!!! (и хоть там Zen, хоть Zen7 пока это сути дела не меняет)

"Кривое производство"

- это когда косячат с производством. В данном случае процессоры так спроэктированы (до ZEN3), что связь между двумя кластерами ядер В ОДНОМ ЧИПЛЕТЕ связаны не общим L3 (что значительно сократило бы задержки) а Infinity Fabric, что негативно сказывается на задержках.

(и хоть там Zen, хоть Zen7 пока это сути дела не меняет)

- как раз таки меняет и львиная доля прироста производительности ZEN 3 как раз и получилась из за объеденения всех 8 ядер под общий L3 Кэш. Повторуюсь, кэш-память третьего уровня (L3) была разделена между ядрами внутри процессорного комплекса (CCX). К чему тут приплетён L4 и подложка, я даже не догадываюсь. Изначально я и имел ввиду, что в будущем когда станет 16 ядер НА ОДНОМ ЧИПЛЕТЕ, с таким же объёмом L3/X3D как в сабжевого и он будет реализован как сейчас для 8 ядер (не поделён на кластера, а связан L3) , вот тогда и будет толк. На скрине прекрасно понятно о чём я говорюСнимок экрана 2026-04-23 225028.png

Общая подложка значит, что КЭШ будет общим хоть там 100 хоть 500 ССХ, хоть 10 Инфинити Фабрик это все L3 и неважно как и кудой они связаны. Проблема в том как связать , 2 подложки , две плитки , 2 кристалла… называйте как хотите … я сразу сказал , что Zen2 это кривое производство , что и видно на рисунках!!! А то что вы хотите в Zen7 на 16 ядер общий кэш, и этот же общий кэш для Zen 5 , так это не одно и то же!!! То есть общий кэш для 16 ядер на Zen 5 это L4 , а для Zen 7 такая же НЕРЕШЕННАЯ задача для 32 ядер и для того чтобы там был общий кэш , опять же это L4 , чего не видно даже в серверных версиях!
И поэтому я говорю, что нет разницы хоть Zen, хоть Zen2 , хоть Zen 7. На 2 ССD (или 2 подложки) общего кэша скорее всего не будет , и будет такой же 11950X2D2 super duper !!!
Так что ваша заявка что этот 9950Х2D2 должен иметь один ОБЩИЙ кэш не имеет смысла

[Scoffer]

Общая подложка значит, что КЭШ будет общим

З чого б це? Взагалі ні разу не так. В зен2 в кожному ссх два незалежні один від одного л3 кеші по 16 метрів кожен. Кожен з них може, і на практиці в ігрулях таки зберігає одну і ту саму копію даних, тим самим зменшуючи фактичний корисний обсяг вдвічі. Кеші ніколи не плюсуються. Існує один-єдиний вийняток де з деякою натяжкою і багатьма зірочками можна плюсонути кеші це процесор теллум з мейнфреймів ібм, на тому все.

[FastBullet]

Общая подложка значит, что КЭШ будет общим

З чого б це? Взагалі ні разу не так. В зен2 в кожному ссх два незалежні один від одного л3 кеші по 16 метрів кожен. Кожен з них може, і на практиці в ігрулях таки зберігає одну і ту саму копію даних, тим самим зменшуючи фактичний корисний обсяг вдвічі. Кеші ніколи не плюсуються. Існує один-єдиний вийняток де з деякою натяжкою і багатьма зірочками можна плюсонути кеші це процесор теллум з мейнфреймів ібм, на тому все.

Согласен с замечанием , но я имел ввиду, что на одной подложке мы видели общий кэш L3 , а вот чтобы так сделать имея 2 CCD , мы таких реализаций не видели хотя речь на самом деле шла про долнительный cache, чтобы он был общим для 2 чиплетов, а не для каждого отдельный как 9950х3д2 дуал

[Afit]

З чого б це? Взагалі ні разу не так. В зен2 в кожному ссх два незалежні один від одного л3 кеші по 16 метрів кожен. Кожен з них може, і на практиці в ігрулях таки зберігає одну і ту саму копію даних, тим самим зменшуючи фактичний корисний обсяг вдвічі. Кеші ніколи не плюсуються. Існує один-єдиний вийняток де з деякою натяжкою і багатьма зірочками можна плюсонути кеші це процесор теллум з мейнфреймів ібм, на тому все.

Согласен с замечанием , но я имел ввиду, что на одной подложке мы видели общий кэш L3 , а вот чтобы так сделать имея 2 CCD , мы таких реализаций не видели хотя речь на самом деле шла про долнительный cache, чтобы он был общим для 2 чиплетов, а не для каждого отдельный как 9950х3д2 дуал

Общий, да не общий. Ты вцепился в формальность. Потому что как я говорил и Скуф выше, из за разделения L3, данные дублируются. Получается по настоящему общий он там где НЕПОСРЕДСТВЕННО объединяет пул ядер. В таком случае весь объем L3 действительно доступен любому ядру. А Если бы было как ты говоришь, считать общим, а значит не дублировать данные, то задержки были бы просто дичайшие, из за попыток ядер достать информацию с соседнего чиплета L3.
И я говорил про прирост от 16 ядер на одном чиплете, по сравнению с нынешним 16 ядерным решением, а не двух по 16 в будущем. В 32 ядрах будет то же кино что сейчас с 16. Если конечно ничего кардинально не поменяют.
Проще всего провести аналогию с рейд массовом. Имеем 2 диска по 1Тб. Если их объединить в один объем, то будет 2Тб. А если поставить в зеркало, то получаем с двух один Тб

[longaro]

Ну они не могли его не выпустить , даже просто для галочки лол ... И буст все ровно будет , один проц занят все ровно посторонними службами , а тут их 2 и одинаковых . Уже не важно на каком чиплете работают задачи , если нужен зд кеш , ибо оно одинаковое на двух ... ничего не надо планировать . И да , душе приятно от этого тоже , кстати

[FastBullet]

Ну они не могли его не выпустить , даже просто для галочки лол ... И буст все ровно будет , один проц занят все ровно посторонними службами , а тут их 2 и одинаковых . Уже не важно на каком чиплете работают задачи , если нужен зд кеш , ибо оно одинаковое на двух ... ничего не надо планировать . И да , душе приятно от этого тоже , кстати

ну как бы way too much overprice мешает наслаждаться)) 50к+ только за один проц, когда все жаловались (и правильно делали) на видяхи по 30-40к...это АБСУРД
В каком-то там далеком 2008 году я купил Coew 2 Quad Q6600 за $300, который закрывал все вопросы по тем временам и даже наверное был OVERKILL. И реально 6 (8) ядер появились аж в 2017 году (формально конечно сушествовали 6850к и еще пару моделей, но они никак себя проявить под ХРюшу реально не могли)
Наверное последнее адекватное предложение это было прошлым (или позапрошлым) летом - Ryzen 7 5700X3D за 6к грн на али))

[Earanak]

FastBullet, если вы имели ввиду 8 ядер полноценных на мейнстриме, то да 2017 год. Но если кому нужны были 6 ядер, покупали 3930K/4930K/5820K/6800K, младшие HEDT процы (6 ядер, начиная с 2011 года). Они кстати недорогими были, сами по себе, платы только под них подороже мейнстрима были. Это если не считать Phenom II x6 в 2010 году. А вот восьмиядерник первый доступный по меркам моей профессии это 5960X, был он уже в 2014 году. Стоил он у нас примерно как 9950X3D2 сейчас, очень близко. В любом случае проблем каких то с этим не было. Если нужны были 6-8 ядер то терпеть до 2017 года и ждать прихода Райзена - не было смыслу. Я в то время уже работал в сфере архивиза и все перечисленные процы были писком моды и были у каждого коллеги из моего круга общения, а иногда и по две три штуки дома ))

[Afit]

Ну они не могли его не выпустить , даже просто для галочки лол ... И буст все ровно будет , один проц занят все ровно посторонними службами , а тут их 2 и одинаковых . Уже не важно на каком чиплете работают задачи , если нужен зд кеш , ибо оно одинаковое на двух ... ничего не надо планировать . И да , душе приятно от этого тоже , кстати

Безспорно так лучше и приятнее, но цена... Она не может при этом быть низкой, приятной, потому что по сути это X2 R7 9800X3D под одной крышкой