Qualcomm пропонує міні-ПК для розробників на платформі Snapdragon X Elite

Обсуждение статей и новостей сайта
Автор
Сообщение
sav_
Member

Сообщение

AssayMAS
ми ж про випадок, коли для задачі важлива продуктивність процесора. якщо для гри достатньо 20% i7-8700 чи 10% i7-13700 і все упирається в відеокарту, звісно при інших рівних обидві збірки видадуть схожий ФПС

Cinebench же дозволяє оцінити продуктивність при 100% утилізації процесора. якщо не передбачили охолодження і збірка тротлить чи процесор не підтримує оптимізвції (інструкції), які дозволяють виконати тест швидше, це не проблема Cinebench

припущу, Cinebench і умовно Cinema 4D мають однаковий рушій і виконують роботу однаково. різниця що Cinema 4D має інтерфейс користувача для створювати проекти, а Cinebench лише кнопку Start, яка починає рендеринг проекта, підготовленого в Cinema 4D. але для вас Cinema 4D тру професійне ПЗ, а Cinebench суб'єктивний тест
Scoffer
Member
Аватара пользователя

Сообщение

sav_: 23.05.2024 13:55чим Cinebench 2024 не приклад реальної задачі?
Це приклад завдання, котрому неважливо які ядра, головне яка до них прикручена числодробильня. Двухгігагерцний зіон з двома авх512 натягує на ядро всіх і вся, а спробуй на ньому ігрульку запустити, чи навіть фотошопа.
sav_
Member

Сообщение

Scoffer
щодо натягує на ядро, тести показують інше
чи про який зіон мова, можете назвати модель(і)?
Scoffer
Member
Аватара пользователя

Сообщение

sav_
Я не знайшов сходу результатів сінглкорового сайнбенча для платинумів, але є мультикор для Platinum 8470 (попереднє покоління, між іншим)
https://www.tomshardware.com/news/sapph ... pper-3990x
Cinebench R23 79150
Це на 52 ядра, і очевидно на 2ГГц базової, бо він не буститиметься в мультикорі, тобто 1522 на ядро або 761 на ядро на гігагерць.

Для чистоти порівняння те ж саме з сабжевим снапом:
Cinebench R23 14714
14714 / 12 ядер = 1226
14714 / 12 ядер / 3.8ГГц = 322

Вже не так круто виглядає?)

Але тим не менш з цього зіона доволі поганенький десктоп чи навіть ноут вийде, тупитиме відчутно, в ігрульках просто жахливі фпси будуть. Саме тому всі числодробильні тести, це не тільки сайнбенча стосується, мають дуже мало сенсу для порівняння в домашніх завданнях.

Відправлено через 8 хвилин 20 секунд:
А ще треба з'ясувати як саме на снапі папуг нарахували. Бо якщо це сопроцесор арма, це одне, а якщо це дсп гексагон, то зовсім інше. З гексагоном не те що трансляцією з х86 не обійдешся, а і перекомпіляції буде замало щоб заюзати всю обчислювальну потужність. Софт доведеться дописувати.
Sanc
Member

Сообщение

Scoffer: 24.05.2024 03:04 sav_
Я не знайшов сходу результатів сінглкорового сайнбенча для платинумів, але є мультикор для Platinum 8470 (попереднє покоління, між іншим)
https://www.tomshardware.com/news/sapph ... pper-3990x
Cinebench R23 79150
Це на 52 ядра, і очевидно на 2ГГц базової, бо він не буститиметься в мультикорі, тобто 1522 на ядро або 761 на ядро на гігагерць.

Для чистоти порівняння те ж саме з сабжевим снапом:
Cinebench R23 14714
14714 / 12 ядер = 1226
14714 / 12 ядер / 3.8ГГц = 322

Вже не так круто виглядає?)

Але тим не менш з цього зіона доволі поганенький десктоп чи навіть ноут вийде, тупитиме відчутно, в ігрульках просто жахливі фпси будуть. Саме тому всі числодробильні тести, це не тільки сайнбенча стосується, мають дуже мало сенсу для порівняння в домашніх завданнях.

Відправлено через 8 хвилин 20 секунд:
А ще треба з'ясувати як саме на снапі папуг нарахували. Бо якщо це сопроцесор арма, це одне, а якщо це дсп гексагон, то зовсім інше. З гексагоном не те що трансляцією з х86 не обійдешся, а і перекомпіляції буде замало щоб заюзати всю обчислювальну потужність. Софт доведеться дописувати.
DSP Hexagon 600 задіюється при наявності ,а значить папуги просто кручені
Scoffer
Member
Аватара пользователя

Сообщение

Sanc
Тоді цей тест взагалі до сраки. Поки на гексагон перепишуть десктопні софти пройде 10 років. Або 20. До того ж це унікальний дсп саме для квалкома, в умовному медіатекі, фуджиках і еплах або такого немає, або він свій, неменш унікальний.
sav_
Member

Сообщение

Scoffer
рахувати попугаї на гігагерц немає смисла. взяти ядра одного покоління, у одного вище частота менше кешу, у іншого навпаки. звісно, де більше кешу там вище продуктивність на гігагерц

дивно чути раз числодробилка значить не тру тест. Cinema 4D не тру професійне ПЗ?

і так, попугаї X Elite в прівнянні з M3 Pro виглядають перспективно. якщо M1 Pro і M2 Pro овнять 5950X в професійних задачах, то і від X Elite можна очікувати не менше

Відправлено через 1 хвилину 1 секунду:
Sanc: 24.05.2024 13:08 DSP Hexagon 600 задіюється при наявності ,а значить папуги просто кручені
AVX-512 задіюється при наявності, а значить папуги зіон просто кручені
Scoffer
Member
Аватара пользователя

Сообщение

sav_
Числодробильня не тру тест для десктопних завдань, котрі загалом дуже і дуже далекі від числодробильні.
Числодробильня тру тест лише для тих кого цікавить саме вона і ніщо інше.
Я чогось впевнений що рендерщиків тут не кожен перший, і навіть не кожен десятий.
Sanc
Member

Сообщение

Scoffer: 24.05.2024 13:11 Sanc
Тоді цей тест взагалі до сраки. Поки на гексагон перепишуть десктопні софти пройде 10 років. Або 20. До того ж це унікальний дсп саме для квалкома, в умовному медіатекі, фуджиках і еплах або такого немає, або він свій, неменш унікальний.
Чого досраки?)) Цифри в Сінебенчі має аналогінчі Еплу і мобільним Інтелам з лімітом в 15Вт, маркетингова ціль достягнута :laugh:
Це як ті швидкості в ССД коли CDMark Samsung 990Pro в 2 швидше за Intel 670P, а на ділі в іграх 670Р швидше на 8% за 990Pro

В Х86 середовищі ніхто софт під ті блоки ASIC H_DSP писати не буде

Та і числодробильні це явно не десктоп і не ноути, а всякі серваки і робочі станції, а це зовсім інший ринок.
Отой шлак AVX256 i AVX512 (навідміну від AVX64, SSE і деколи AVX128) до прикладу в Десктопі, Іграх, Ноутах - 5 нога у собаки, яка не використовується і лише жере електрику і займає транзисторний бюджет.
Последний раз редактировалось Sanc 24.05.2024 13:36, всего редактировалось 1 раз.
Scoffer
Member
Аватара пользователя

Сообщение

sav_
Краще якийсь браузерний жабоскрипт покажи в порівнянні з інтелами, оце буде куди як більш актуальний тест для 99.(9)% користувачів ноута.
sav_
Member

Сообщение

Scoffer
не будемо ламати списи. скоро реліз Snapdragon X, викладуть тести і порівняння на всі смаки

історія з Snapdragon X чимось нагадує обговорення Vulkan в 2016-2017рр. тоді купа людей тут фиркала "не взлетить" і "будєм посмотрєть". але тільки глянувши перелік учасників Kronos Group було очевидно що злетить
тобто промисловість прийняла рішення що тепер буде так то. і напрацювання Mantle (що під капотом Vulkan) також завезли в DX12 і Metal

зараз, дивлячись як бренди навипередки анонсують ноутбуки і ПК на Snapdragon X, виглядає промисловість теж прийняла рішення. мова про суми з 11 нулями, таким не ризикують заради сумнівного продукту
Sanc
Member

Сообщение

sav_: 24.05.2024 14:32 Scoffer
не будемо ламати списи. скоро реліз Snapdragon X, викладуть тести і порівняння на всі смаки

історія з Snapdragon X чимось нагадує обговорення Vulkan в 2016-2017рр. тоді купа людей тут фиркала "не взлетить" і "будєм посмотрєть". але тільки глянувши перелік учасників Kronos Group було очевидно що злетить
тобто промисловість прийняла рішення що тепер буде так то. і напрацювання Mantle (що під капотом Vulkan) також завезли в DX12 і Metal

зараз, дивлячись як бренди навипередки анонсують ноутбуки і ПК на Snapdragon X, виглядає промисловість теж прийняла рішення. мова про суми з 11 нулями, таким не ризикують заради сумнівного продукту
Це уже 3 раз коли вкладують і дують ARM на ринок Х86, воно не взлетить банально тому що Х86 всередині давно RISC і уже переробляються в RISC-V аналог.
А у RISC-V перспектив на голову більше ніж у старого як світ ARM 1985року з всякими ASICами специфічними на борту.

Всі оці потуги Снепдрегона з Майкрософтом під АRM- через ІІ Кортану 2.0, щоб вона працювала 100% часу і моніторила всю активність і камери+мікрофон навколи зливаючи дані на сервери МС.
А народу той анальний зонд Усрайлот Кортани не потрібен і вперти його третій раз не вигорить.
І коштувати той зонд буде 1800баксів за ноутбук аналогом заліза за 900 баксів на Райзені і 1100 на Інтелі.

Для мультимедіа дорогий і чахлий ARM непотрібен, а для Ігр і Профсофту ARM не вивезе.
ARM в сфері Х86 це як Комбайн з Мотоблоку, краще б не позорилися
sav_
Member

Сообщение

Sanc
Apple M взлетів, а Snapdragon X не зможе. все так
Scoffer
Member
Аватара пользователя

Сообщение

sav_
Епл - процесорна повія :laugh:
MOS Technology -> Motorola -> IBM -> Intel -> ARM -> голосування_за_наступника :rotate:

Відправлено через 6 хвилин 39 секунд:
Я теж думаю що снап не злетить тому що МС нічого для того не зробила. Вони цей арм тулять добрих десять років. За десять років вже б можна було скопіювати систему дистрибуції софту "аля відроїд" або "аля ibm i" що по суті одне і те ж саме, де програмулини докомпілюються на цільовому пристрої в необхідну архітектуру. Дотнета замало, треба не тільки jit, а і нормальна компіляція в натив.
Розробник софтини може і хотів би випустити універсальну версію, але у нього така опція відсутня.
Scoffer
Member
Аватара пользователя

Сообщение

Sanc: 23.05.2024 12:163) Інтел і АМД уже далі декодера є RISC а не Х86-CISC (мікроархітектура фактична)
Ні не є. Ти оці маркетингові бредні інтелі початку 90х копіюєш з теми в тему, зав'язуй)
RISC зовсім не про це. Трішки передісторії: наприкінці 70х кількості транзисторів на чіпі стало вистачати щоб організувати простенький статичний конвеєр і зненацька виявилось, що навіть цей максимально простий конвеєр дає дофіга продуктивності на рівному місці, прямо в рази. Але статичному конвеєру сильно заважають блокування, котрі генеруються інструкціями що виконуються за різну кількості тактів, а це на той час було повальною нормою. Стало очевидно, що для того щоб заюзати конвеєр на максимум треба переробити ISA так щоб всі, або принаймні майже всі команди виконувались за один такт, а також внести ще цілий ряд важливих особливостей накшталт делей слотів, умовного виконання і load-store архітектури. Так і виникло практично одночасно одразу декілька проектів таких систем команд, котрі потім стали міпсом, спарком, армом і іншими.
Наголошую на слові статичний. Тобто звичайний скалярний процесор.
Динамічний, він же нелінійний конвеєр, тобто суперскалярний процесор, таких проблем з тактуваннями команд не має, на load-store за великим рахунком йому пофігу, а всякі делей слоти йому взагалі заважають. Більш того, самими продуктивними суперскалярними процами в абсолюті є х86 і ibm z, обидва чисті cisc. Динамічний конвеєр в 70х-80х звісно ж був відомий, широко використовувався в суперкомп'ютерах, але до одночіпових систем треба було ще в сто раз докинути транзисторів на чіп щоб його заюзати, тому на той час не зрослось.
Це в принципі і є єдиною причиною чому ріски взагалі виникли. :horror:
Сучасні ріски накшталт aarch64 i risc-v не мають нічого спільного з початковими рісковими ідеями, не використовують в продуктивних варіаціях статичний конвеєр і повипилювали з архітектури ті ж делей слоти, умовне виконання і всі інші засоби розкручування цього статичного конвеєра і напхали купу багатотактних команд, і є по суті продовженням саме цісків, а не ранніх рісків.
Продовженням же ідеї зі статичним конвеєром є варіації vliw, той же ітаніум наприклад, котрий чисто формально теж суперскаляр, але як-то кажуть, є нюанс.

Відправлено через 5 хвилин 30 секунд:
Щоб далеко не ходити візьмемо аплє
https://github.com/ocxtal/insn_bench_aa ... restorm.md
Як видно з замірів, щось не дуже сходиться з однотактними командами як мало б бути в рісках заради чого вони і вигадувались.
Можна звернути увагу на команду FJCVTZS, котра виконується за 10 тактів, але сміх не стільки в тактах, скільки в назві, Floating-point Javascript Convert to Signed fixed-point, rounding toward Zero. Такий Reduced Instruction Set що капець просто. Та навіть в х86 такої немає :laugh:

Відправлено через 18 хвилин 29 секунд:
А, і саме головне до чого я все це вів, ні в яких х86 всередині за декодером немає статичних конвеєрів з однотактними мікрокомандами. Мікрокоманди точно так само виконуються за декілька тактів, просто в паралель, на чому і виїжджають.
Sanc
Member

Сообщение

Scoffer: 25.05.2024 03:03
Sanc: 23.05.2024 12:163) Інтел і АМД уже далі декодера є RISC а не Х86-CISC (мікроархітектура фактична)
Ні не є. Ти оці маркетингові бредні інтелі початку 90х копіюєш з теми в тему, зав'язуй)
RISC зовсім не про це. Трішки передісторії: наприкінці 70х кількості транзисторів на чіпі стало вистачати щоб організувати простенький статичний конвеєр і зненацька виявилось, що навіть цей максимально простий конвеєр дає дофіга продуктивності на рівному місці, прямо в рази. Але статичному конвеєру сильно заважають блокування, котрі генеруються інструкціями що виконуються за різну кількості тактів, а це на той час було повальною нормою. Стало очевидно, що для того щоб заюзати конвеєр на максимум треба переробити ISA так щоб всі, або принаймні майже всі команди виконувались за один такт, а також внести ще цілий ряд важливих особливостей накшталт делей слотів, умовного виконання і load-store архітектури. Так і виникло практично одночасно одразу декілька проектів таких систем команд, котрі потім стали міпсом, спарком, армом і іншими.
Наголошую на слові статичний. Тобто звичайний скалярний процесор.
Динамічний, він же нелінійний конвеєр, тобто суперскалярний процесор, таких проблем з тактуваннями команд не має, на load-store за великим рахунком йому пофігу, а всякі делей слоти йому взагалі заважають. Більш того, самими продуктивними суперскалярними процами в абсолюті є х86 і ibm z, обидва чисті cisc. Динамічний конвеєр в 70х-80х звісно ж був відомий, широко використовувався в суперкомп'ютерах, але до одночіпових систем треба було ще в сто раз докинути транзисторів на чіп щоб його заюзати, тому на той час не зрослось.
Це в принципі і є єдиною причиною чому ріски взагалі виникли. :horror:
Сучасні ріски накшталт aarch64 i risc-v не мають нічого спільного з початковими рісковими ідеями, не використовують в продуктивних варіаціях статичний конвеєр і повипилювали з архітектури ті ж делей слоти, умовне виконання і всі інші засоби розкручування цього статичного конвеєра і напхали купу багатотактних команд, і є по суті продовженням саме цісків, а не ранніх рісків.
Продовженням же ідеї зі статичним конвеєром є варіації vliw, той же ітаніум наприклад, котрий чисто формально теж суперскаляр, але як-то кажуть, є нюанс.

Відправлено через 5 хвилин 30 секунд:
Щоб далеко не ходити візьмемо аплє
https://github.com/ocxtal/insn_bench_aa ... restorm.md
Як видно з замірів, щось не дуже сходиться з однотактними командами як мало б бути в рісках заради чого вони і вигадувались.
Можна звернути увагу на команду FJCVTZS, котра виконується за 10 тактів, але сміх не стільки в тактах, скільки в назві, Floating-point Javascript Convert to Signed fixed-point, rounding toward Zero. Такий Reduced Instruction Set що капець просто. Та навіть в х86 такої немає :laugh:

Відправлено через 18 хвилин 29 секунд:
А, і саме головне до чого я все це вів, ні в яких х86 всередині за декодером немає статичних конвеєрів з однотактними мікрокомандами. Мікрокоманди точно так само виконуються за декілька тактів, просто в паралель, на чому і виїжджають.
Тоді виходить я попався на маркетинг і підміну понять, бо з вашого опису RISC-V і нинішні Х86 проци -- воно і не CISC i не RISC а свого роду Третє з елементами CISC\RISC

Але тоді ARM ще менш перспективний ніж зараз
Scoffer
Member
Аватара пользователя

Сообщение

Sanc
CISC-RISC це просто років на 30 застаріла класифікація. Міф пішов від того що наприкінці 80х-початку 90х почався бум процесоробудування і тих проців ліпила кожна поважаюча себе контора і всі гордо називали ці проци рісками, а в інтелі виришили що вони не самі ліві і запилили слоган "пентіум - кращий ріск ніж ріски" :laugh:

За сучасними уявленнями архітектури діляться на:
По роботі з пам'ятю: load–store (arm, power, risc-v, sparc) i register–memory (x86, ibm i)
По кількості виконуваних команд одночасно: скалярний (самі дешеві вбудовані arm і risc-v) і суперскалярні (всі інші)
По порядку виконання команд: in-order (все що легковісне і частина того що не дуже, типу старих атомів або PPE з PS3) i out-of-order (кори, еплопроцесори, сабжевий снап)
По довжині командного слова: vliw і традиційні
По спекулятивному виконанню команд: з і без
По спекулятивному завантаженню пам'яті: з і без

При чому можливо поєднання в будь-яких комбінаціях. Наприклад можна замутити скалярний спекулятивний out-of-order процесор. Виглядатиме максимально дивно, з сумнівною ефективністю, але в цілому не заборонено.
Sanc
Member

Сообщение

Scoffer: 25.05.2024 11:03 Sanc
CISC-RISC це просто років на 30 застаріла класифікація. Міф пішов від того що наприкінці 80х-початку 90х почався бум процесоробудування і тих проців ліпила кожна поважаюча себе контора і всі гордо називали ці проци рісками, а в інтелі виришили що вони не самі ліві і запилили слоган "пентіум - кращий ріск ніж ріски" :laugh:

За сучасними уявленнями архітектури діляться на:
По роботі з пам'ятю: load–store (arm, power, risc-v, sparc) i register–memory (x86, ibm i)
По кількості виконуваних команд одночасно: скалярний (самі дешеві вбудовані arm і risc-v) і суперскалярні (всі інші)
По порядку виконання команд: in-order (все що легковісне і частина того що не дуже, типу старих атомів або PPE з PS3) i out-of-order (кори, еплопроцесори, сабжевий снап)
По довжині командного слова: vliw і традиційні
По спекулятивному виконанню команд: з і без
По спекулятивному завантаженню пам'яті: з і без

При чому можливо поєднання в будь-яких комбінаціях. Наприклад можна замутити скалярний спекулятивний out-of-order процесор. Виглядатиме максимально дивно, з сумнівною ефективністю, але в цілому не заборонено.
Вік живи, вік учись і знай що маркетинговий обман по всюду (с)

Тоді який самий перспективний по мікроархітектурі і тд за таких умов?:
1) LPDDR6X прям на текстоліті процесора (як у Епл і Інтел Метеорлейк)
2) Без гіпертрейдингу і як наслідок максимально можливе спекулятивне виконання коду через виконання системи на ізольованих Е-ядрах

Бо виходить, що те, що робить Інтел - дозволяє взагалі працювати з пам'яттю як хочеш і по Р-Е ядрам міксувати:
1) Е-ядра без спекулятивного виконання, а Р-ядра з спекулятивним виконанням і завантаженням пам'яті (на Р ядрах ОС і браузер не виконуються)
2) Out order
3) Суперскалярні, при тому Р-ядро і Е-ядра будуть подвоєні для росту ІРС
4) По роботі з памяттю може бути взагалі або register–memory або щось гібридне з LPDDR на текстоліті проца

А по структурі транзисторів і ядер: було 8ядер з гіпертрейдингом, тепер виріжуть зайві блоки\регістри\доріжки потрібні для гіпертрейдингу і на їх

Чи правильно розумію? Бо в неті на цю тему купа спірної інформації, а ті хто в темі тількі на німецькій\англійській шпрехають і особо інфою не діляться
Последний раз редактировалось Sanc 25.05.2024 13:20, всего редактировалось 1 раз.
Scoffer
Member
Аватара пользователя

Сообщение

Sanc
Немає універсального рішення. Самі продуктивні в абсолюті суперскалярні ооо спекулятивні проци. Одночасно вони ж і найгірші по продуктивності на ват. Ніхто не здатен їх перевершити ні в першому, ні в другому :laugh:
Найкращі по числодробильній продуктивності на ват класичні vliw (не EPIC/itanium), тому всі dsp включно з сабжевим снапдрагонівським на них. По операційній, для ОС наприклад - класичні скалярні ріски. Але абсолютні величини продуктивності у них за сучасними мірками зовсім не видатні. Все інше десь посередині в залежності від того який баланс жору і продуктивності треба.
Sanc
Member

Сообщение

Scoffer: 25.05.2024 13:06 Sanc
Немає універсального рішення. Самі продуктивні в абсолюті суперскалярні ооо спекулятивні проци. Одночасно вони ж і найгірші по продуктивності на ват. Ніхто не здатен їх перевершити ні в першому, ні в другому :laugh:
Найкращі по числодробильній продуктивності на ват класичні vliw (не EPIC/itanium), тому всі dsp включно з сабжевим снапдрагонівським на них. По операційній, для ОС наприклад - класичні скалярні ріски. Але абсолютні величини продуктивності у них за сучасними мірками зовсім не видатні. Все інше десь посередині в залежності від того який баланс жору і продуктивності треба.
Думаю під ц Інтел і робить Р і Е-ядра щоб процесор був гібридним і поєднував обидва принципи
Ответить