Предлагаю обсудить Nvidia розповість про GPU Hopper та процесор Grace на конференції Hot Chips
Шини Infinity fabric та NVLink постійно удосконалюються. Якщо є інформація для дилетанта про їх особливості архітектури, де можна по читати, то тикніть будь ласка. А то я лінива дупа)
Последние статьи и обзоры
Новости
Nvidia розповість про GPU Hopper та процесор Grace на конференції Hot Chips
-
minesweeper
Member
-
ronemun
Advanced Member
minesweeper
зараз IF шина 3го покоління, вона підтримує когерентність кешу, але, як не дивно для АМД, не підтримує спільний адресний простір, який впровадять в 4му поколінні в Radeon Instinkt MI3xx
NVLink вже зараз підтримує спільний адресний простір, саме тому память чіпів з ARM ядрами і відеочіпа буде спільна. А також ефективна частота 100 Гбіт на лінію, що у 3 рази більше ніж у PCIe v5, тому для 900 Гбайт/с хватило всього 72 лінії, по 36 ліній в кожну сторону (до речі, кожен чіплет АМД Zen2/3 приєднується 80+ лініями, але сумарна швидкість не перевищує 100 Гбайт/с при частоті памяті 3600)
Хто розглядав кристал AlderLake, міг помітити що інтерфейс інтегрованого контролера PCIe v5 займає приблизно у 2 рази більшу площу ніж v4 на туж кількість ліній. Це про інтерфейс, сам контролер v4/5 там ніби спільний його площа це окрема задача. Так от Nvidia хвалиться що її NVlink займає в 90 раз меньше площу кристалу на ту ж сумарну швидкість що і в PCie v5. Вражає
Нвіді крута, це видно було ще по древньому NVSwitch 1го покоління, який був створений для зєднання Nvidia Tesla в одну супер відяху. Він мав 18 двосторонніх портів по 8 ліній, по 25 Гбіт на лінію, сумарно 18*8*2*25=900 Гбайт/с, не рахуючи кросбар матрицю і пару ліній PCie. І теж підтримував спільну адресацію і когерентність кешів і т.п. І все це займало всього аж 2 млрд. транзисторів, якийсь незначний кристальчик, який їв 100 Вт. Це було більше 5 років тому, ще Tesla v100 не було, тільки p100 (Pasсal, Geforce 1080Ti). З того часу швидкість лінії зросла у 4 рази, а скоро підніметься ще в 2 рази, так що PCIe v6 з їх 64 Гбіт/с на лінію є куди гнатись.
На сайті Nvidia багато цікавого можна знайти, з даташитами
Якщо чесно, це все одно далеко до Apple M2 Ultra, в якому з першого разу без лишнього шуму зарядили 2 Тбай/с, і то не для суперчіпів, а просто в ноути
Правда для тих Тбайт/с просверлили 10 000 дірок в кожному кристалі 
, але хто заважає іншим це зробити
зараз IF шина 3го покоління, вона підтримує когерентність кешу, але, як не дивно для АМД, не підтримує спільний адресний простір, який впровадять в 4му поколінні в Radeon Instinkt MI3xx
NVLink вже зараз підтримує спільний адресний простір, саме тому память чіпів з ARM ядрами і відеочіпа буде спільна. А також ефективна частота 100 Гбіт на лінію, що у 3 рази більше ніж у PCIe v5, тому для 900 Гбайт/с хватило всього 72 лінії, по 36 ліній в кожну сторону (до речі, кожен чіплет АМД Zen2/3 приєднується 80+ лініями, але сумарна швидкість не перевищує 100 Гбайт/с при частоті памяті 3600)
Хто розглядав кристал AlderLake, міг помітити що інтерфейс інтегрованого контролера PCIe v5 займає приблизно у 2 рази більшу площу ніж v4 на туж кількість ліній. Це про інтерфейс, сам контролер v4/5 там ніби спільний його площа це окрема задача. Так от Nvidia хвалиться що її NVlink займає в 90 раз меньше площу кристалу на ту ж сумарну швидкість що і в PCie v5. Вражає
Нвіді крута, це видно було ще по древньому NVSwitch 1го покоління, який був створений для зєднання Nvidia Tesla в одну супер відяху. Він мав 18 двосторонніх портів по 8 ліній, по 25 Гбіт на лінію, сумарно 18*8*2*25=900 Гбайт/с, не рахуючи кросбар матрицю і пару ліній PCie. І теж підтримував спільну адресацію і когерентність кешів і т.п. І все це займало всього аж 2 млрд. транзисторів, якийсь незначний кристальчик, який їв 100 Вт. Це було більше 5 років тому, ще Tesla v100 не було, тільки p100 (Pasсal, Geforce 1080Ti). З того часу швидкість лінії зросла у 4 рази, а скоро підніметься ще в 2 рази, так що PCIe v6 з їх 64 Гбіт/с на лінію є куди гнатись.На сайті Nvidia багато цікавого можна знайти, з даташитами
Якщо чесно, це все одно далеко до Apple M2 Ultra, в якому з першого разу без лишнього шуму зарядили 2 Тбай/с, і то не для суперчіпів, а просто в ноути
Правда для тих Тбайт/с просверлили 10 000 дірок в кожному кристалі , але хто заважає іншим це зробити-
minesweeper
Member
Дякуюronemun: ↑ 22.08.2022 00:53 minesweeper
зараз IF шина 3го покоління, вона підтримує когерентність кешу, але, як не дивно для АМД, не підтримує спільний адресний простір, який впровадять в 4му поколінні в Radeon Instinkt MI3xx
NVLink вже зараз підтримує спільний адресний простір, саме тому память чіпів з ARM ядрами і відеочіпа буде спільна. А також ефективна частота 100 Гбіт на лінію, що у 3 рази більше ніж у PCIe v5, тому для 900 Гбайт/с хватило всього 72 лінії, по 36 ліній в кожну сторону (до речі, кожен чіплет АМД Zen2/3 приєднується 80+ лініями, але сумарна швидкість не перевищує 100 Гбайт/с при частоті памяті 3600)
