FinalWire выпустила утилиту AIDA64 v6.10

[Donate]

Предлагаю обсудить FinalWire выпустила утилиту AIDA64 v6.10

Эх а вполне может быть что какой-то Huanan и Zhaoxin KaiXian лет через 5-10 прийдут к нам и будут топ за свои деньги

[Jovian808]

Предлагаю обсудить FinalWire выпустила утилиту AIDA64 v6.10

Эх а вполне может быть что какой-то Huanan и Zhaoxin KaiXian лет через 5-10 прийдут к нам и будут топ за свои деньги

Тоже подумал об этом, но нет уж, спасибо, не очень хочу эти процессоры. Huanan - почти та же амд, только произведенный "с разрешения", по лицензии, для внутреннего рынка. А вот Zhaoxin:

Китайский «процессоростроитель» Shanghai Zhaoxin Semiconductor, образованный в результате сделки между тайваньской компанией VIA Technologies и правительством Поднебесной

Так что, не думаю, что взлетит. Мб максимум мидл-сегмент. И вообще китайские процессоры, нет уж, спасибо. Не нравится мне идея того что правительство узкоглазых как-то вовлечено в это дело.

спойлер

[IIAHKO]

предварительная поддержка процессора Zhaoxin KaiXian KX-6000

Как раз ровно род назад его обещали на рынке в составе готовых решений.
Кто знающий, будет хорошо если прояснит ситуацию.

И вообще китайские процессоры, нет уж, спасибо. Не нравится мне идея того что правительство узкоглазых как-то вовлечено в это дело.

Как раз практически все полупроводниковые мощности заняты "узкоглазыми"

[Jovian808]

Как раз практически все полупроводниковые мощности заняты "узкоглазыми"

Не, об этом знаю. Много что в китае производится, но я для себя отмечаю штаб и управление, ключевые персоны.
Конечно никто не отменял договоренности с правительством китая, но не думаю, что двум гигантам это нужно.

[ronemun]

одне добавляють, старе ламають. Вчора експериментував зі старим серваком з FB-dimm памяттю. Якщо хто не памятає, це чудо підключало чіпи памяті до північного моста не на пряму, 72 біт шину + команди, а через високошвидкісний канал (2000 МГц для памяті 667 МГц) до чіп-буфера на кожній планці, а той вже управляв чіпами. Правда канал мав ширину всього 14 біт на читання 10 біт на запис, і з них до половини пакетів виділялось на всякі команди і CRC, та ще й інші планки обслуговував - в одному каналі планки включались послідовно, між собою, ланцюжком, одна до одної. Оскільки шина дуже вузька - всього 24 біти, то займала 96 контактів замість 240, і це дозволило в один чіпсет запхати 4 канали, в деяких навіть 6. Так от АІДА криво визначає кількість каналів задіяних на даний момент, а також підрахунок теоретичної швидкості памяті веде криво - так ніби це просто DDR2 память. Хоча це зовсім інший принцип - в звичайній памяті шина 72 біт використовується і на запис і на зчитування, а тут 14 біт тільки на зчитування і 10 тільки на запис, хоча працюють вони паралельно. По друге тест памяті показує 3900 МБайт/с запис, а аіда каже про 1 канальний режим, хоча він теоретично не міг би це забезпечити. HWinfo каже про 2 канали. А всього заповненно всі 4 канали, тільки не симетрично - 2 канали по дві планки 2 ГБ, а інші 2 канали - по 2 дві планки 4ГБ.