Утверждены окончательные спецификации стандарта PCI Express 6.0

[pcHelp]

Тут уже некоторые к переходу на 6.0 начали ладони потирать

Ну так, можно с достоинством ждать, а не нищебродствовать Вот я теперь жду не доступных видях, а видях на PCIe 6.0

[Megaclite]

Наконец то, АМД сможет сэкономить очередные две копейки и делать видимокарты pcie6 1x, это будет как pcie4 4x

[kalakawa]

такую же псп кстати имеют карты на gddr5x с 256-биной шиной(1070\580)
интересно, станет ли нехватка видеопамяти в этом случае менее пагубной для фпс

[IvanCh]

Наконец то, АМД сможет сэкономить очередные две копейки и делать видимокарты pcie6 1x, это будет как pcie4 4x

Обов'язково зроблять це. причому в першу чергу у процесорах.
Поріжуть лінії picex

Відправлено через 4 хвилини 44 секунди:
Якщо одна лінія pciex дає велику пропускну здатність то навіщо їх плодити.
Будуть рухатись до одна лінія = один дівайс. Тільки для ccД робитимуть виключення.

[_nic]

бумажный прогресс бумажной индустрии

[minesweeper]

Этого достаточно для матрицы? )

[Melofon]

Тут уже некоторые к переходу на 6.0 начали ладони потирать

Ну так, можно с достоинством ждать, а не нищебродствовать Вот я теперь жду не доступных видях, а видях на PCIe 6.0

Как говорится - ждуна включать не вредно, вредно без ждуна

[Rattus]

Это будет последнее как минимум массовое поколение интерфейса.
А DDR5 - последним или предпоследним массовым поколением DRAM (самым последним тогда будет либо совершенно мифический сегодня DDR6, либо что-то типа HBM4).
Можете скринить.

[ronemun]

так вже все переходить на єдиний інтерфейс PCIe - Displayport, NVMe, usb4, SDexpress, Type-C інтерфейс, ну і шини звязку в процах UPI в Intel, HT i IF в АМД теж по суті PCIe. Все лише впиралось в сам PCIe. Нарешті зрушились з мертвої точки, але ще не мішало б сам порт змінити на щось нормальне, а то одоробло типу ISA всі плати портить і значно ускладнює розводку, а по суті ще з 16 року SAS-OCuLink інтерфейси 8 ліній по 24 Гбіт/с (PCie v5 майже) мали розмір гнізда 4 х 23 мм, як в DisplayPort . В серверах для майнінгу/AI і т.п. ще з часів 2011-3 сокета бачив розділення материнської плати на плату проців і плату інтерфесів PCIe/SXM2 яка була приєднана 2ма довгими тонкими шнурками по 24 лінії PCIe від кожного проца

[IvanCh]

ronemun
це раз. Є протоколи різного рівня
і таке писати це приблизно те саме що казати що Https та інші протоколи прикладного рівня OSS це одне і теж бо бігає поверх TCP\IP

[Gelonyrum]

так вже все переходить на єдиний інтерфейс PCIe - Displayport, NVMe, usb4, SDexpress, Type-C інтерфейс, ну і шини звязку в процах UPI в Intel, HT i IF в АМД теж по суті PCIe. Все лише впиралось в сам PCIe. Нарешті зрушились з мертвої точки, але ще не мішало б сам порт змінити на щось нормальне, а то одоробло типу ISA всі плати портить і значно ускладнює розводку, а по суті ще з 16 року SAS-OCuLink інтерфейси 8 ліній по 24 Гбіт/с (PCie v5 майже) мали розмір гнізда 4 х 23 мм, як в DisplayPort

І що толку з маленького порту якщо відеокарти кінського розміру в любому випадку, плюс такий порт зламати значно простіше буде при витягуванні відеокарти, а так хоч якийсь запас міцності. Та і вагон пристроїв відправити в утиль теж не найкраща ідея (для користувачів, виробники будуть в захваті від такого розкладу).

[ronemun]

IvanCh
а що таке протокол ти задумався? це просто мікропрограмка всередині контролера PCie, яка задає логіку - кількість тактів і алгоритми. Очевидно, це вимагає ще чуть логіки в інтерфейс, зате знааачно покращує його гнучкість і універсальність. Це як RAID host переробити в RAID контролер. Але сама логіка там і так є, це ж PCIe, або в UPI/IF: корекція помилок, транзакції, балансування в хабах, кешкогерентність при потребі, і т.п. все одно там є, то що заважає її чуть урізноманітнити і зробити контакти в проці універсальними - хочеш пристрій приєднуй, а хочеш монітор, хочеш PCIe/nvme/Sas/sata/usb3/IF -це в АМД ще з zen1.
Ну і не тре ускладнювати - тут всі протоколи жостко стандартизовані, рівня ядра системи, а не в просторі юзера

[IvanCh]

ronemun
ще раз Є канальний рівень це PciEX

це аналог коробок на пошті. А що поВерх нього і в якому форматі буде це вже протоколи верхнього рівня.

Це може бути пісок, цукор і навіть карпля. Але на канальному рівні це все буде в коробки загорнуте.

очевидно ЩО протокол Displayport заточний на передавання відео даних. NVMe даних на пристроях, а UPI HT i IF мають свої нажлишковості зв'язані з специфікою роботи процесорів.

І неможливо все зробити одним протоколом. БО все одно дані що бігають по pciex мають щось означати.
А те як їх інтепретувати посуті кодувати і розкодовувати перед пересилкою по PciEX це і є протоколом верхнього рівня.
А робити мега ініверсальний протокол тупо.

навіщо процесору знати про пікселі та інші параметри відео а відео карті про звукову дані, і так далі

[ronemun]

Gelonyrum
1. а міліони ферм так і плачуть за материнками по 8-16 слотів PCie x16, чи в серверах чомусь Nvidia 8/16 карт по 500 Вт кожна легко запихає в 2д штекери SXM і не париться з пластинками. Крім кілограмів радіаоторів в компі що більш нічого важливого немає. Вся суть в тому що обвести лінії через ряди довгих портів дуже складно, томущо всі лінії мають бути однакової довжини, а це вимагає додаткового місця на платі. І найбільше це очевидно по планками DDR, коли з площадки 10х10 мм чіпа CPU тре розвести на 120 мм - близько не вийде, інакше крайні і центральні лінії будуть різної довжини.
2. Якщо самі порти жорстко привязані на материнці це також дуже ускладнює розміщення плат і їх охолодження, а самі порти перекриваються. Попробуй втикни малі плати, той самий nvme, під відяху, коли по суті там тонкий кабельок має бути.
3. Також материнки не ефективно розподіляють лінії, особливо швидкісні - через складність розведення лінію виділяють в один з портів, тоді як їх можна було б перерозподілити на декілька. Наприклад ставлять 2х4, тоді як тобі бажано 1х8.
Я за те що був прямий доступ до шини проца у вигляді гнізда, а я сам собі який захочу такий кабель і всуну

Відправлено через 4 хвилини 11 секунд:
IvanCh
І неможливо все зробити одним протоколом..
як не можливо, якщо в самої АМД вже давно, ще з zen1, так працює - в неї в проці ті самі лінії для PCIe/SATA/SAS/USB/IF - подивись на схему проца, а не сам вигадуй.
То що протокол верхнього рівня це і так ясно навіть для дітей, не тре в цьому щось неймовірне бачити - там просто стоїть логіка яка це все рахує, і опитує пристрй перед ініціалізацією, взнає який проток тре, його версії і т.п., а потім йде передача.
І до чого ти тут проц приплів, ясно ж що я говорив про апаратний контролер, який універсальний, і узгоджує роботу ще до цього всього. Це як зарашні свічі - вони і Ethernet, i Infiniband/SAS over IP/NVME over IP/ і т.п.

[ASTRON]

Не вижу ничего плохого во внедрении подобных стандартов заранее. Совместимость в обе стороны, от пользователя ничего не требуется.

[SERGBILL]

каждое поколение новый разъем и новая видяшка

никогда так больше не шутите. слышите? никогда!!!

[Расявчик]

Нет им надо USB 3.2 Gen2x2 и HDMI 2.1a...

Главное ИИ же... Людям доверия уже нету...


Отправлено спустя 1 минуту 47 секунд:

А многие с 3 на 6

Если под "многие" это 50%+ то с 2 на 10



Отправлено спустя 9 минут 5 секунд:

спойлер

Я за те що був прямий доступ до шини проца у вигляді гнізда, а я сам собі який захочу такий кабель і всуну

Те кто двигает DRM и скупает на подставных акции ложить на подобные желания...

[ronemun]

такую же псп кстати имеют карты на gddr5x с 256-биной шиной(1070\580)
интересно, станет ли нехватка видеопамяти в этом случае менее пагубной для фпс

чого це? 256біт=32байт, на 10ГГц це 320 ГБайт/с
а тут всього 64 ГБіт=8Гбайт на лінію, тобто 128 Гбайт/с в одну сторону. Але підкачка явно буде швидше тільки память проца буде обмежутись 120 ГБ/с
я думаю до того часу хтось навчиться добавляти відеопамять/оперативну через PCIe незалежно, тобто якийсь слабкий проц з ddr5 контролером памяті можна буде втикнути напряму в основний проц - див. CXL. А може і дешеву відяху з купою GDDR6 можна буде використовувати в т.зв. спільному адресному просторі.

[Nuclear World]

Видимо с текущими ценами многие сразу будут апгрейд делать с 4 на 6.

А многие с 3 на 6

Если вообще не с 2.0 на 6.0

Как минимум двум людям пришлось собрать систему на сенди бридж, потому, что нынче чтобы собрать актуальную платформу с нуля, нужно вывалить золотые горы.