Intel Baseline Profile стає обов'язковим. Відповідні прошивки мають вийти до кінця місяця

[waryag]

Сколько лет про синие чиплеты говорят? Под капотом будет та же разогнанная в хлам кольцевая шина Сэнди Бриджа 2010 года. Амд может просто добавить второй виток в интерконнект.

По большому счету, архитектура обоих чипмейкеров достаточно консервативная и идет корнями в нулевые, если не 90-е.

[Yaroslav308]

У амд затримки між чіплетами місцями більше ніж дістатись до тих же даних з оперативи.

Intel, как всегда, на шаг впереди, смог достичь похожих результатов даже без использования чиплетов.

спойлер

Вкладення Core i9-13900K Core to core latency 3.jpg більше недоступне

[Scoffer]

Yaroslav308
Ну ніфіга ж собі тих же самих. 36нс проти 80нс. Те що червоним в інтелі це недоядра, вони за визначенням тормозні.

Відправлено через 4 хвилини 6 секунд:
А 80нс це показник фігової оперативи, між іншим. Бо нормальна це в районі 60-70 нс.

[jumanji]

Тобто інтел визнав що його проц не може працювати на потужності яку сам інтел встановив, і конкурували вони з амд на потужності 250 та більше ватт, і тепер це тиква? Бал скінчився

Я свій 14700к навіть ще не тестував, міст везе кейс вже п'яту неділю

З США чи Канади?

США, на даний момент на митниці сьомий день вже , хоча додані скріни та виписка з банку.

[zaqik]

Каждое поколение должно иметь свой застой свои нерфопатчи [от спектр/мелтдоун]

[Yaroslav308]

Ну ніфіга ж собі тих же самих.

Сами перекрутили, сами возмутились.

Те що червоним в інтелі це недоядра, вони за визначенням тормозні.

Тогда что, просто закроем на них глаза? Если так, то мы можем закрыть глаза и на второй чиплет. Получаем 8-ядерный AMD с задержкой 16 нс и 8-ядерный Intel с задержкой 32 нс. А не

36нс проти 80нс

В AMD задержки хотя бы объясняются чиплетностью, а у этих что? Задержка в 53 нс между ядрами, которые имеют общий L2 кэш, это ещё убогей, чем два 4-ядерных CCX у Zen2. AMD, по крайней мере, не кормила нас этим хрючевом три поколения подряд.

[dext]

В AMD задержки хотя бы объясняются чиплетностью, а у этих что? Задержка в 53 нс между ядрами, которые имеют общий L2 кэш

Навіщо писати дурниці при наявності (вже не один рін) купи оглядів, де пояснюється, чому саме так було зроблено?

Intel are building these E-cores in for multi-threaded performance rather than latency sensitive scenarios where one thread might have priority

[Scoffer]

Тогда что, просто закроем на них глаза?

Так.

Если так, то мы можем закрыть глаза и на второй чиплет.

Не так. АМД з упорством барана не хоче визнавати нерівномірність доступу до пам'яті і не надає ніяких інструментів для цього ОС. У інтела для розкидування по ядрам є thread director.

которые имеют общий L2 кэш

Не мають. L2 у р-ядер у кожного своє власне. L3 на кільці з нерівномірним доступом до L2 е-ядер, але знову ж таки thread director. Головний поток ніколи не має опинитись в тій частині кешу. А у зенів цей головний потік завжди в рандомному кеші, в тому числі рандомно по чіплетам. Якби вони визнали що тільки частина ядер ядра, а інші типу недоядер і надали інструменти для сортування потоків, то це зняло б дуже багато питань до цих процесорів.

[vmsolver]

Вы прочитайте внимательнее что означает core-to-core latency, ничего там ужасного у е-ядер нет, да, они чуть тормознее с задержками и у этого есть объяснение (которое уже привели, +1).

Этот тест, это больше синтетика нужная для понимания устройства синхронизации ядер или даже быстродействия механизма сохранения когерентности памяти. Вы представляете себе программу, производительность которой зависит от того, насколько быстро изменения состояния какого-нибудь мьютекса начнёт вызывать реакцию у другого потока запущенного на другом ядре? Безусловно, хорошо когда это происходит мгновенно, но в жизни так не бывает, поэтому писать программы так, что от этой задержки что-то сильно зависело это лютый бред, наоборот, пытаются разбить на независимые части и запустить обработку на разных ядрах так, чтобы за время обработки никто никого не дёргал, потому как лишняя синхронизация это как правило простой кучи ресурсов и используют синхронизацию там где надо и как можно меньше.


А вот почему АМД сакс, так это не потому что скорость синхронизации по сути равна латентности ОЗУ, это всего лишь следствие, а потому что они серверное решение притащили в десктоп, где вся эта кластерность не нужна в принципе.

[Alexsandr]

Навпаки ж, виробники плат задирали вольтаж і потужність вище за спєкі Інтела.
Інтел сказали «та ви » псувати наш імідж вашими кривими руками

Не верю.
Когда производители МП добавили разгон по шине, Интел сразу отреагировал и прикрыл лавочку, а тут несколько лет "не замечал". Не верю.

[dead_rat]

Навпаки ж, виробники плат задирали вольтаж і потужність вище за спєкі Інтела.
Інтел сказали «та ви » псувати наш імідж вашими кривими руками

Не верю.
Когда производители МП добавили разгон по шине, Интел сразу отреагировал и прикрыл лавочку, а тут несколько лет "не замечал". Не верю.

У що не вірите? Кілька років було тихо, зараз з кожного утюга волали про нестабільність 14900к. Рейтинг прокис - Інтел злі.

[Nekotechpriest]

Висновок: чіплети - лайно. Їх винайшли виключно заради хмарних провайдерів, котрим пофіг наскільки гівняних ядер продавати аби лише побільше в штуках.

Ну Strix Halo же будуть чіплетні з потужною графікою в SoC
Взагалі я згоден, що для чіпів для широкого сегменту краще монокристал, чіплетники, принаймі в такому вигляді, багато жеруть(ті ж тести 5500 vs 5600), але виготовлення чіплетами все ж дешевше обходиться
Я все чекаю, коли AMD допетрить випускати монокристали, але без вбудованої графіки, умовний 4+8 на 32(чи 48) мб L3, як для мене, така конфігурація була би топ