100 не нс а тактів. А такт = 1 нс /(10 ГГц/2)= 1/5 нс. Тобто 100 тактів = 20нс. Якщо DDR5 працює як QDR (4 біт за такт) то реальна частота 2,5 ГГц, такт = 0,4 нс, а 100 тактів = 40нс. Але це в розгоні, на частоті 5 ГГц тре приблизно 35 тактів, тобто 28 нсAibolit25: ↑ 07.02.2022 23:47 Разгон - это хорошо. Вообще очень интересно увидеть предел возможностей железки, особенно, если эффект того стот. Однако, решил я отойти от темы разгона и решил порассуждать... Первое поколение ДДР имели частоту в среднем 400 и имели средние тайминги( ну, пость по чтению) 3
Нынешнее поколение в среднем, я думаю, уже через пару лет будет 10000МГц и со средним таймингом чтения под 100нс. Итого составим пропорцию.
3 относится к 400, а 100 относится к 10000. Итого частота эффективная увеличилась в 25 раз, а тайминги в 33 раза. Кто-нибудь может объяснить где прогресс?
в DDR1 було 400 МГц ефективних, реальних 200, отже такт = 5нс. А 3 такта = 15 нс.
по суті таймінги це брєд, реально чіпи в специфіації мають вписані нс для кожної операції, навіть в spd модулів памяті для кожної частоти ніхто таймінги не прописує, там теж прописані нс, а біос вже з них вираховує такти в більшу сторону залежно від частоти на якій працюватиме память, яка залежить від режиму роботи/обмежень проца/найповільнішої планки і т.п.
і, як не дивно, час в нс приблизно такий же як був 30 років тому з перших чіпів DRAM. тому що основа DRAM - конденсатори - до цих пір одні і тіж і частоти роботи та ж сама. Завжди було вигідніше більший обєм ніж швидкість, тому конденсатори завжди старались зробити меньше, а напругу на них нижче, і тоді виходило що вони вічно працювали на тій же частоті не залежно від версії DRAM, тому і час зчитування заряду і заряджання приблизно той же. Частота росте лише у інтерфейсу передачі даних