Meteor Lake — первое семейство CPU Intel на 7-нм техпроцессе

[andrew_sc]

А Интел то никуда не спешит....

[tka4ov]

Meteor Lake — первое семейство CPU Intel на 7-нм техпроцессе, Но Это Не Точно ))

[theol]

Интел ващет молодцы, на месте не сидят сложа руки, вот уже название дали, в этом деле главное не спешить, можно теперь посидеть посчитать на сколько сокетов можно апдейты разбить и через пару лямов $ начинать думать над архитектурой

[Scoffer]

alexxusss
Можливо крутого ривка вже не буде зовсім.
Частоти вирости в кремнії сильно не зможуть. Кількість команд, що виконується за такт обмежена не тільки архітектурою проца, а і, власне, прихованим паралелізмом коду, котрий процу вдається знаходити. Цілком можлива ситуація, що проц дійшов до тої стадії коли може виконати більше команд в паралель ніж є в реальному коді і нарощувати планувальник в ширину просто безглуздо

[KimRomik]

сколько еще Лейков будут делать?

[MetalistForever]

tablestikus
А самому перевірити слабо?
санді + іві бріджі = одна архітектура
хасвел + бродвел = одна архітектура
скайлейк і мільйон потомків = одна архітектура
Не бачу жодного приводу чому б щось принципово нове обізвали лейком. Це шкідливо з маркетологічної точки зору.

Не много ошиблись - іві брідж and хасвел отличаются только eDRAM ( и еще пар улучшений , но они настолько незначительны , что в реальной производительности ни какого эффекта не чувствуется с Ivy Bridge) . А так Haswell и Ivy Bridge почти браться близнецы

Отправлено спустя 6 минут 22 секунды:

alexxusss
Можливо крутого ривка вже не буде зовсім.
Частоти вирости в кремнії сильно не зможуть. Кількість команд, що виконується за такт обмежена не тільки архітектурою проца, а і, власне, прихованим паралелізмом коду, котрий процу вдається знаходити. Цілком можлива ситуація, що проц дійшов до тої стадії коли може виконати більше команд в паралель ніж є в реальному коді і нарощувати планувальник в ширину просто безглуздо

В ближайшие лет 10 ( если говнокодом не засрут ) 16 ядер 32 потока хватит с головой

[Scoffer]

MetalistForever

Haswell can do many general purpose instructions with 4 ops/cycle throughput. SandyBridge/Ivybridge could do so only for NOPs, CLC, some vector MOVs and some zeroing instructions (SUB, XOR and vector analogs).

MOVSX and MOVZX have 4 op/cycle throughput for 8->32, 8->64 and 16->64 bit forms.
Many ALU operations have 4 op/cycle throughput for GP registers: XOR, OR, NEG, NOT, ADD, SUB, CMP, AND, etc.
Variable shifts and rotates (SHL r32, CL etc) latency increased from 1 cycle to 2 cycles, variable SHLD/SHRD from 2 cycles to 4 cycles.
REP MOVS copy is twice as fast: now ~52 bytes/cycle.
REP STOS fill is twice as fast: now ~30 bytes/cycle.

в іві 5-портовий планувальник завдань

в хасвелі 8-портовий і прокачані алухи

бродвел, знайди 10 відмінностей від хасвела :laugh:

edram стосується лише мобільних чіпів, на котрі мені якось начхати

[Yur0k]

edram стосується лише мобільних чіпів, на котрі мені якось начхати

Було аж дві моделі десктопних і5-5675 та і7-5775 в яких едрам також був