Серверні процесори AMD EPYC Venice запропонують до 256 ядер Zen 6c

[Аціо]

Пропоную обговорити Серверні процесори AMD EPYC Venice запропонують до 256 ядер Zen 6c

А на малюнку 16 CCD, а пишуть за 8.
Дивно якось.

[Kashtan]

Тобто Турін 128 ядер а Венеція 96? Точно прогрес? Я б 192 логічно очікував.

[n+gibat[]r]

Ммм, 12 ядер на CCD будет супер в потребительском сегменте, особенно если с X3D кешем будет какой нибудь Ryzen 7 10800X3D на 12ядер/24потока, для игр это уже мб и излишне будет на ближайшие годы но зато рабочий софт будет рад + не будет задержки между CCD так как CCD един.
Патанцевал обещает быть мощный.

[Nortrom]

12 Core CCD 48mb L3 cache

[FastBullet]

Тобто в теоріі ми можемо очікувати Zen6+Zen6c, що на практиці буде виглядати як 12 ядер+ 32 ядра = 44 ядер!!! Що як на мене було ну дуже НЕПОГАНО))
Звісно я вихожу з того, що для десктопів ми навряд чи побачимо більше ніж 2 чипи, якщо буде 3 чи 4 чипи, то звісно навіть з 3 чипами легко можно мати 12+32+32=76 ядер)) але це вже скоріше буде щось для робочих станцій)

[Scoffer]

Рано радуєтесь. Всередині CCD саме що не є традиційне кільце з усіма його наслідками. Нарощування ядер має супроводжуватись нарощуванням поядерних L2 для компенсації затримки, інакше фігня буде. Прям як в інтолі.

[ronemun]

Scoffer
абсолютно вірно
Також можна зробити мудро як Apple - 6 ядерні кластери з великим спільним L2 і вже між кластерами ультра кільце чи ще надкластер. Вони так планують 256 ядер до 30 року (M8). Звичайно, для цього тре великий і швидкий L1.
Заодно економія на станціях кільця і контролерах кешу L3. Навіть Інтел потрохи до цього йде зі своїми e-core, тільки ясно що 4МБайт на 4 ядра рівня Zen3-4 це глупість, тре мінімум 12 (+3 мм2), адже SRAM має хоча б займати більше ніж контролер кешу, .
Ще можна як IBM в Tellum - змінний L2 за рахунок L3/L4

[FastBullet]

Рано радуєтесь. Всередині CCD саме що не є традиційне кільце з усіма його наслідками. Нарощування ядер має супроводжуватись нарощуванням поядерних L2 для компенсації затримки, інакше фігня буде. Прям як в інтолі.

Не зовсім)) АМД має чи платний дизайн вже 4 покоління проців ))) тому я би сподівався не на погіршення, а навпаки на покращення і тому, як то кажуть 12 ядер+3D Cache вистачить усім )) а Zen6c знадобляться для Сінебечну в мультипотлці : laugh:

[Inqizitor2022]

Кэши в 2 раза порезали в новых процессорах. Должно быть в 2048 мб или 4096.

[VRoman]

Кэши в 2 раза порезали в новых процессорах. Должно быть в 2048 мб или 4096.

У С-версий (помечены как Dense) кэш урезан. За счёт этого можно больше ядер напихать в один кристалл.

[waryag]

Рано радуєтесь. Всередині CCD саме що не є традиційне кільце з усіма його наслідками. Нарощування ядер має супроводжуватись нарощуванням поядерних L2 для компенсації затримки, інакше фігня буде. Прям як в інтолі.

Інтел суттєво наростив Л2 у нових процесорах, приросту не видно.

[Scoffer]

waryag
Того що то не для приросту, а для компенсації))) Для приросту треба ще наростити л3 або л4 на вибір.

ronemun
Теллум з однієї сторони звучить як мінімум цікаво, а з іншої віртуальні л3/л4 в чужих л2 означатимуть вимивання корисних данних того ядра. Так що це ще тестити треба. Взагалі не очевидно норм тема чи ні.

[waryag]

Ммм, 12 ядер на CCD будет супер в потребительском сегменте, особенно если с X3D кешем будет какой нибудь Ryzen 7 10800X3D на 12ядер/24потока, для игр это уже мб и излишне будет на ближайшие годы но зато рабочий софт будет рад + не будет задержки между CCD так как CCD един.
Патанцевал обещает быть мощный.

Думаю, основная масса полных чиплетов пойдет в сервера и старшие процессоры. ПК мейнстримом будут урезанные 10600, 10700, 10700х3д, а за полноценные чиплеты придется доплатить.

[Scoffer]

waryag
А ще непогано б щось зробити з оперативою, а то затримки в мілісекундах не падають мало не з останніх ітерацій 4го пня, що вже ну ні в які ворота.

[waryag]

Того що то не для приросту, а для компенсації))) Для приросту треба ще наростити л3 або л4 на вибір.

Компенсації чого? Ядер більше не стало, потоків - менше.
І не розумію, що навіщо вони розбили проц на таку кількість блоків, ще й не забезпечили легке масштабування чиплетів з ядрами - ледь не головну фішку АМД.

[Scoffer]

waryag
Для компенсації затримки в шині. Масштабування чиплетів у АМД сильно перебільшене місцевим контингентом. Там теж все погано якщо завдання вимагає низьких затримок між ядрами, а ядра в різних чиплетах. Просто ігрулям поки достатньо 8 жирних ядерець і цього в десктопах ніхто не помічає. Як тільки перестане бути достатньо - почнеться виття і скиглення.

Відправлено через 1 хвилину 35 секунд:
А щодо інтела, то я згоден що вони фігнею страждають. Вони могли б виселити недоядра на окреме кільце і було б щастя. Але як тоді випускати пні на 2 ядра - велике питання

[waryag]

А щодо інтела, то я згоден що вони фігнею страждають. Вони могли б виселити недоядра на окреме кільце і було б щастя. Але як тоді випускати пні на 2 ядра - велике питання

І стик двох кілець дасть нам нове джерело затримок?
Пні на окремому чипі. Можливо, з одними е-ядрами.

Для компенсації затримки в шині. Масштабування чиплетів у АМД сильно перебільшене місцевим контингентом.

Чиплети і їх мастабування в АМД це круто передусім з точки зору технологічності.
Можна випускати масові флагмани зі 100% блоків/ядер, немає необхідності випускати дешеві сабфлагмани з 10-20% відключених ядер-блоків. Можна гнучко розподіляти чиплети між різними сегментами з максимальним попитом/прибутком, також є більше варіантів використання дефектних чипів.
Можна економити, використовуючі існуючі блоки замість розробки нових.

Там теж все погано якщо завдання вимагає низьких затримок між ядрами, а ядра в різних чиплетах. Просто ігрулям поки достатньо 8 жирних ядерець і цього в десктопах ніхто не помічає. Як тільки перестане бути достатньо - почнеться виття і скиглення.

Поки що немає передумов для зміни ситуації. У збільшенні кількості ядер не зацікавлені ні виробники ігор (багато з яких не опанували і 8/16), ні тримачі консолей, яким не цікаво роздувати бюджет консолей заради ядер, які більшість ігор не зможе нормально використати.

[Scoffer]

І стик двох кілець дасть нам нове джерело затримок?

А це неважливо тому що на кільце недоядер виїдуть потоки, котрі не вимагають високої однопоточної продуктивності. При чому на відміну від райзенів х950Х нічого не доведеться вигадувати нового з планувальником завдань ОС, все працюватиме саме собою.

Чиплети і їх мастабування в АМД це круто передусім з точки зору технологічності

Не знаю кого як, а особисто мене проблеми чіпмейкерів мало хвилюють. Я хочу щоб за мої гроші вони вирішували мої проблеми, а не свої.